| 第一章 前言 | 第1-23页 |
| 1．1 IC产业现状 | 第12-13页 |
| 1．2 SoC与IP | 第13-21页 |
| 1．2．1 产业变革与技术变革 | 第13-16页 |
| 1．2．2 SoC技术 | 第16-19页 |
| 1．2．3 IP复用技术 | 第19-20页 |
| 1．2．4 存在的问题 | 第20-21页 |
| 1．3 论文意义 | 第21页 |
| 1．4 论文工作 | 第21-23页 |
| 第二章 存储器接口策略选择 | 第23-30页 |
| 2．1 互连机制与接口标准 | 第23-27页 |
| 2．1．1 基于总线的互连机制 | 第23-26页 |
| 2．1．2 基于虚接口的互连机制 | 第26-27页 |
| 2．2 存储器接口策略选择 | 第27-30页 |
| 2．2．1 采用OCB方式 | 第27-28页 |
| 2．2．2 采用虚接口方式 | 第28页 |
| 2．2．3 采用专用接口方式 | 第28-30页 |
| 第三章 存储器接口控制器通信协议 | 第30-49页 |
| 3．1 存储器访问协议 | 第30-43页 |
| 3．1．1 同步图像存储器（SGRAM） | 第30-31页 |
| 3．1．2 时序参数 | 第31-34页 |
| 3．1．3 SGRAM接口信号 | 第34-36页 |
| 3．1．4 SGRAM操作 | 第36-43页 |
| 3．1．4．1 初始化 | 第36-38页 |
| 3．1．4．2 存储单元的访问 | 第38页 |
| 3．1．4．3 操作命令 | 第38-39页 |
| 3．1．4．4 操作描述 | 第39-43页 |
| 3．2 客户接口协议 | 第43-49页 |
| 3．2．1 客户接口信号 | 第44-45页 |
| 3．2．2 请求与应答 | 第45页 |
| 3．2．3 传输过程 | 第45-49页 |
| 3．2．3．1 同步写 | 第46页 |
| 3．2．3．2 Burst读 | 第46-47页 |
| 3．2．3．3 块写（Block Write） | 第47-48页 |
| 3．2．3．4 位写（WPB） | 第48页 |
| 3．2．3．5 刷新 | 第48-49页 |
| 第四章 存储器接口控制器设计 | 第49-74页 |
| 4．1 状态机 | 第49-54页 |
| 4．1．1 定义 | 第49-50页 |
| 4．1．2 MEALY状态机和MOORE状态机 | 第50-52页 |
| 4．1．3 状态机设计步骤 | 第52页 |
| 4．1．4 通信状态机（COMMUNICATING FSM） | 第52-54页 |
| 4．2 仲裁器的设计 | 第54-61页 |
| 4．2．1 双优先级混合仲裁算法 | 第55页 |
| 4．2．2 状态的设计 | 第55-56页 |
| 4．2．3 状态转移 | 第56-57页 |
| 4．2．4 RTL设计 | 第57-59页 |
| 4．2．5 仿真 | 第59-61页 |
| 4．3 存储器操作控制单元的设计 | 第61-68页 |
| 4．3．1 结构与信号 | 第61-63页 |
| 4．3．2 状态机设计 | 第63-67页 |
| 4．3．2．1 初始化过程 | 第63-65页 |
| 4．3．2．2 数据传输过程 | 第65-66页 |
| 4．3．2．3 故障处理过程 | 第66-67页 |
| 4．3．3 读操作计数器 | 第67-68页 |
| 4．4 数据通道设计 | 第68-70页 |
| 4．5 地址译码模块设计 | 第70-74页 |
| 第五章 总结 | 第74-75页 |
| 5．1 工作总结 | 第74页 |
| 5．2 进一步工作设想 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 附录一 SGRAM内部结构框图 | 第77-78页 |
| 附录二 SGRAM内部状态转换图 | 第78-79页 |
| 附录三 SGRAM与传统DRAM基本时序对照 | 第79-80页 |
| 附录四 设计文件结构图 | 第80-81页 |
| 附录五 Design Compiler综合脚本 | 第81-82页 |
| 附录六 文章发表 | 第82-83页 |