基于40nm CMOS工艺大容量eFuse的设计实现与面积优化
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-12页 |
| 1.1 课题的研究背景 | 第6-7页 |
| 1.2 eFuse技术的优势与应用领域 | 第7-9页 |
| 1.2.1 电子可编程熔丝的特点和优势 | 第7-8页 |
| 1.2.2 eFuse技术现今主要应用的范围 | 第8-9页 |
| 1.3 eFuse技术的发展现状 | 第9-12页 |
| 1.3.1 国外研究状况 | 第9-10页 |
| 1.3.2 国内研究状况 | 第10-12页 |
| 第二章 eFuse技术的原理及基本结构介绍 | 第12-20页 |
| 2.1 eFuse技术的原理和器件结构 | 第12-18页 |
| 2.1.1 电迁移(EM) | 第12-14页 |
| 2.1.2 电迁移的三个基本特征 | 第14页 |
| 2.1.3 热断裂 | 第14-15页 |
| 2.1.4 eFuse的器件结构 | 第15-17页 |
| 2.1.5 电子级熔丝外形结构的选择 | 第17-18页 |
| 2.2 eFuse电路的基本结构 | 第18-20页 |
| 第三章 电路设计与仿真 | 第20-25页 |
| 3.1 译码模块设计与仿真 | 第20-22页 |
| 3.2 eFuse编程模块设计 | 第22-23页 |
| 3.3 eFuse读取模块的设计 | 第23-25页 |
| 第四章 版图实现 | 第25-40页 |
| 4.1 版图基础 | 第25-31页 |
| 4.1.1 版图设计规则 | 第25-26页 |
| 4.1.2 天线效应 | 第26页 |
| 4.1.3 闩锁效应 | 第26页 |
| 4.1.4 ESD效应 | 第26-27页 |
| 4.1.5 版图设计流程 | 第27-28页 |
| 4.1.6 LVS验证的修改经验 | 第28-29页 |
| 4.1.7 防失配版图设计 | 第29-31页 |
| 4.2 eFuse的选择 | 第31-34页 |
| 4.3 eFuse版图设计 | 第34-40页 |
| 第五章 测试结果分析 | 第40-48页 |
| 5.1 测试基本信息 | 第40页 |
| 5.2 测试结果及分析 | 第40-48页 |
| 第六章 面积优化设计 | 第48-50页 |
| 第七章 设计总结与展望 | 第50-51页 |
| 参考文献 | 第51-53页 |
| 致谢 | 第53-54页 |
