| 致谢 | 第5-7页 |
| 摘要 | 第7-9页 |
| ABSTRACT | 第9-10页 |
| 缩略词表 | 第11-17页 |
| 1 绪论 | 第17-39页 |
| 1.1 课题背景及意义 | 第17-19页 |
| 1.2 ESD模型及测试方法 | 第19-31页 |
| 1.2.1 组件级模型及测试 | 第19-24页 |
| 1.2.2 系统级模型及测试 | 第24-28页 |
| 1.2.3 传输线脉冲模型及测试 | 第28-30页 |
| 1.2.4 小结 | 第30-31页 |
| 1.3 ESD防护设计概述 | 第31-34页 |
| 1.3.1 防护窗口的概念 | 第32-34页 |
| 1.3.2 设计流程和工具 | 第34页 |
| 1.4 国内外研究现状 | 第34-36页 |
| 1.5 本文的主要内容和组织结构 | 第36-39页 |
| 2 ESD防护器件及原理 | 第39-64页 |
| 2.1 ESD防护器件概述 | 第39-40页 |
| 2.2 ESD防护器件相关的典型物理机制 | 第40-48页 |
| 2.2.1 触发机制 | 第40-45页 |
| 2.2.2 热击穿失效机制 | 第45-47页 |
| 2.2.3 电导调制效应 | 第47-48页 |
| 2.3 基本的ESD防护器件研究 | 第48-62页 |
| 2.3.1 二极管 | 第48-51页 |
| 2.3.2 栅接地NMOS器件 | 第51-53页 |
| 2.3.3 可控硅器件 | 第53-55页 |
| 2.3.4 N阱(Nwell)电阻 | 第55-62页 |
| 2.4 本章小节 | 第62-64页 |
| 3 组件级ESD防护器件设计 | 第64-100页 |
| 3.1 概述 | 第64页 |
| 3.2 基于CMOS工艺的GGISCR器件设计 | 第64-78页 |
| 3.2.1 现有技术概述 | 第64-65页 |
| 3.2.2 GGISCR器件的基本原理与特性 | 第65-70页 |
| 3.2.3 TCAD仿真与物理机理阐述 | 第70-74页 |
| 3.2.4 GGISCR器件特性的进一步研究与总结 | 第74-78页 |
| 3.3 基于BCD工艺的新型器件设计 | 第78-98页 |
| 3.3.1 新型堆叠高压电源钳位单元设计 | 第79-85页 |
| 3.3.2 新型FP-LDMOS-SCR器件设计 | 第85-94页 |
| 3.3.3 80V BCD工艺中的LDMOS-SCR器件设计 | 第94-98页 |
| 3.4 本章小节 | 第98-100页 |
| 4 系统级ESD防护器件设计 | 第100-120页 |
| 4.1 概述 | 第100-104页 |
| 4.1.1 片外系统级ESD防护设计概述 | 第100-102页 |
| 4.1.2 片上系统级ESD防护设计概述 | 第102-104页 |
| 4.2 基于GGISCR结构的高鲁棒性器件设计 | 第104-114页 |
| 4.2.1 版图设计与器件特性 | 第104-109页 |
| 4.2.2 系统级ESD防护性能评估 | 第109-114页 |
| 4.3 高速穿通型瞬态电压抑制器设计 | 第114-118页 |
| 4.4 本章小节 | 第118-120页 |
| 5 总结与展望 | 第120-123页 |
| 5.1 总结 | 第120-121页 |
| 5.2 展望 | 第121-123页 |
| 参考文献 | 第123-133页 |
| 作者简历及在学期间所取得的科研成果 | 第133-135页 |
| 作者简历 | 第133页 |
| 参加的科研项目 | 第133页 |
| 发表的文章 | 第133-134页 |
| 相关专利 | 第134-135页 |