基于AES算法的硬件木马电路设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景及意义 | 第7-8页 |
| ·硬件木马技术的发展现状 | 第8页 |
| ·课题研究的主要内容 | 第8-9页 |
| ·论文结构安排 | 第9-11页 |
| 第二章 硬件木马综述 | 第11-21页 |
| ·硬件木马简介 | 第11-12页 |
| ·硬件木马的危害 | 第12-13页 |
| ·硬件木马的分类 | 第13-16页 |
| ·基于物理表征的分类 | 第13-14页 |
| ·基于激活特性分类 | 第14-15页 |
| ·基于行为特性的分类 | 第15-16页 |
| ·硬件木马检测技术 | 第16-21页 |
| ·侵入型木马检测技术 | 第17-19页 |
| ·非侵入性硬件木马检测技术 | 第19-21页 |
| 第三章 硬件木马载体电路 AES 算法的设计 | 第21-50页 |
| ·AES 算法简介 | 第21-22页 |
| ·AES 的基本原理 | 第22-24页 |
| ·AES 算法硬件架构设计 | 第24-25页 |
| ·分模块设计 | 第25-32页 |
| ·密钥扩展模块设计 | 第25-27页 |
| ·加密和解密模块结构设计 | 第27-32页 |
| ·S 盒与逆 S 盒设计 | 第28-29页 |
| ·行移变换 | 第29-30页 |
| ·列混淆 | 第30-31页 |
| ·轮密钥加运算 | 第31-32页 |
| ·功能仿真验证 | 第32-34页 |
| ·密钥扩展功能验证 | 第32-33页 |
| ·加密及解密功能验证 | 第33-34页 |
| ·FPGA 平台验证 | 第34-37页 |
| ·FPGA 平台选择及仿真平台的搭建 | 第35-36页 |
| ·仿真结果 | 第36-37页 |
| ·逻辑综合 | 第37-42页 |
| ·形式验证 | 第42-44页 |
| ·物理设计 | 第44-50页 |
| 第四章 硬件木马设计 | 第50-60页 |
| ·硬件木马设计技术简介 | 第50-51页 |
| ·简单的组合型硬件木马设计 | 第51-52页 |
| ·时序型硬件木马设计 | 第52-57页 |
| ·“定时型”硬件木马 | 第53-54页 |
| ·基于 FSM 状态复用型硬件木马 | 第54-57页 |
| ·基于逻辑比较的硬件木马设计 | 第57-60页 |
| 第五章 总结与展望 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 发表论文和参加科研情况说明 | 第64-65页 |
| 致谢 | 第65页 |
