VLSI扫描测试中的低功耗测试方法研究
| 摘要 | 第1-9页 |
| Abstract | 第9-18页 |
| 第一章 绪论 | 第18-26页 |
| ·低功耗测试技术 | 第18-21页 |
| ·低功耗测试技术的研究意义 | 第19-20页 |
| ·低功耗测试技术的应用 | 第20-21页 |
| ·测试功耗的研究现状 | 第21-22页 |
| ·本文的工作 | 第22-23页 |
| ·SoC并行测试外壳设计 | 第22-23页 |
| ·基于测试向量的静态功耗优化技术 | 第23页 |
| ·扫描测试中的动态功耗优化技术 | 第23页 |
| ·论文的组织结构 | 第23-26页 |
| 第二章 VLSI测试技术及发展 | 第26-46页 |
| ·测试概述 | 第26-27页 |
| ·测试产业的发展 | 第27-28页 |
| ·测试的分类 | 第28页 |
| ·故障模型 | 第28-30页 |
| ·故障模拟 | 第30-33页 |
| ·测试生成 | 第33-34页 |
| ·可测试性设计 | 第34-36页 |
| ·概述 | 第34-35页 |
| ·折衷 | 第35-36页 |
| ·扫描设计 | 第36-40页 |
| ·扫描设计概述 | 第36-37页 |
| ·扫描路径设计 | 第37-40页 |
| ·测试压缩 | 第40-41页 |
| ·内建自测试 | 第41-42页 |
| ·VLSI测试技术的发展趋势 | 第42-46页 |
| 第三章 测试中的低功耗技术 | 第46-60页 |
| ·低功耗技术 | 第46-52页 |
| ·低功耗研究背景 | 第46-48页 |
| ·功耗估计技术 | 第48页 |
| ·动态功耗优化技术 | 第48-50页 |
| ·静态功耗优化技术 | 第50-52页 |
| ·其他低功耗问题 | 第52页 |
| ·测试中的低功耗技术 | 第52-59页 |
| ·测试向量优化技术 | 第52-53页 |
| ·低功耗扫描链的设计 | 第53-55页 |
| ·低功耗内建自测试 | 第55-57页 |
| ·一种微处理器的真速低功耗自测试方法 | 第57-59页 |
| ·小结 | 第59-60页 |
| 第四章 片上系统并行测试外壳设计 | 第60-72页 |
| ·概述 | 第60-63页 |
| ·芯核与测试外壳设计 | 第60-62页 |
| ·测试外壳设计的问题 | 第62-63页 |
| ·并行测试外壳设计 | 第63-65页 |
| ·扫描切片的划分与赋值 | 第65-67页 |
| ·实验结果与分析 | 第67-70页 |
| ·小结 | 第70-72页 |
| 第五章 基于测试向量的静态功耗优化技术 | 第72-84页 |
| ·测试中的静态功耗研究 | 第72-76页 |
| ·静态功耗分析 | 第72-73页 |
| ·静态功耗建模与估计 | 第73-76页 |
| ·基于无关位的漏电流优化技术 | 第76-79页 |
| ·测试向量中的无关位 | 第76-77页 |
| ·组合电路的漏电流优化方法 | 第77-78页 |
| ·时序电路的漏电流优化方法 | 第78-79页 |
| ·实验结果与分析 | 第79-83页 |
| ·小结 | 第83-84页 |
| 第六章 低翻转的扫描链优化技术 | 第84-98页 |
| ·测试中的动态功耗研究 | 第84-87页 |
| ·动态功耗分析 | 第84-87页 |
| ·翻转功耗模型 | 第87页 |
| ·低翻转的扫描链优化技术 | 第87-94页 |
| ·概述 | 第88页 |
| ·动态功耗建模 | 第88-90页 |
| ·含非门的扫描链调整 | 第90-94页 |
| ·划分扫描单元相容组 | 第90-91页 |
| ·扫描单元相容组的排序 | 第91-93页 |
| ·非门的插入 | 第93-94页 |
| ·实验结果与分析 | 第94-96页 |
| ·小结 | 第96-98页 |
| 第七章 低功耗扫描结构 | 第98-106页 |
| ·概述 | 第98-99页 |
| ·阻隔逻辑设计 | 第99-100页 |
| ·控制单元设计 | 第100-102页 |
| ·控制单元原理 | 第101页 |
| ·低静态功耗扫描控制 | 第101-102页 |
| ·实验结果与分析 | 第102-104页 |
| ·小结 | 第104-106页 |
| 第八章 结束语 | 第106-110页 |
| ·本文工作总结 | 第106-107页 |
| ·进一步研究的设想 | 第107-110页 |
| 硕博连读期间参加的项目与发表的文章 | 第110-112页 |
| 参考文献 | 第112-123页 |
