基于嵌入式DLL的BIST设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·可测性设计的发展概况 | 第7-8页 |
| ·内建自测试在锁相环测试中的发展 | 第8-11页 |
| ·内建自测试的研究概况 | 第8-9页 |
| ·锁相环技术的发展及其内建自测试 | 第9-11页 |
| ·论文的安排 | 第11-12页 |
| ·本章小结 | 第12-13页 |
| 第二章 内建自测试(BIST)的研究及发展 | 第13-25页 |
| ·内建自测试的架构及分类 | 第13-14页 |
| ·测试模式生成 | 第14-17页 |
| ·内建自测试的测试方法 | 第17-19页 |
| ·线性反馈移位寄存器在BIST中的应用 | 第19-20页 |
| ·BIST的响应分析 | 第20-23页 |
| ·响应压缩技术分类 | 第20-21页 |
| ·特征分析法的结构形式 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 DLL电路设计 | 第25-33页 |
| ·DLL电路概述 | 第25-26页 |
| ·DLL电路结构及原理 | 第26-27页 |
| ·DLL电路各模块设计 | 第27-32页 |
| ·鉴相器电路设计 | 第27-29页 |
| ·电荷泵电路设计 | 第29页 |
| ·环路滤波器电路设计 | 第29-30页 |
| ·压控延迟线电路设计 | 第30-31页 |
| ·DLL电路的整体仿真 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 基于嵌入式DLL的BIST电路设计 | 第33-63页 |
| ·电路框架 | 第33-34页 |
| ·BIST电路各模块设计 | 第34-47页 |
| ·BIST电路整体描述 | 第34-36页 |
| ·异或非门电路 | 第36-39页 |
| ·采样时钟发生电路 | 第39-43页 |
| ·采样电路设计 | 第43-45页 |
| ·与门电路 | 第45-47页 |
| ·N次测试电路 | 第47-50页 |
| ·电路结构 | 第47-48页 |
| ·确定N的值 | 第48-49页 |
| ·仿真 | 第49-50页 |
| ·参数确定 | 第50-59页 |
| ·确定R参数值 | 第50-54页 |
| ·时钟发生电路的调节 | 第54-59页 |
| ·性能改进 | 第59-62页 |
| ·异或非门电路的改进 | 第60-61页 |
| ·与门电路的改进 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 对于DLL的故障测试 | 第63-69页 |
| ·BIST故障检测概述 | 第63页 |
| ·BIST结构故障检测 | 第63-66页 |
| ·结构错误测试 | 第63-66页 |
| ·参数故障检测 | 第66页 |
| ·设计对比 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 研究成果 | 第75-77页 |
| 附录 | 第77-89页 |
| 附录A 异或非门电路网表 | 第77-78页 |
| 附录B 采样时钟生成器电路网表 | 第78-80页 |
| 附录C 采样电路网表 | 第80-81页 |
| 附录D 与门电路网表 | 第81-82页 |
| 附录E 内建自测试整体电路网表 | 第82-89页 |
