首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

折叠内插式A/D转换器的系统性能与折叠次数研究

摘要第1-4页
Abstract第4-7页
第一章 绪论第7-13页
   ·高速模数转换器的应用现状第7-10页
     ·数字示波器第7-8页
     ·智能天线第8页
     ·调制解调器第8-9页
     ·硬盘驱动第9页
     ·液晶显示驱动(LCD)第9-10页
   ·研究现状第10页
   ·论文组织结构第10-13页
第二章 高速ADC概述第13-23页
   ·模数转换器的常用基本术语第13-14页
   ·模数转换器的性能参数第14-17页
     ·静态参数第14-16页
     ·动态参数第16-17页
   ·高速ADC的结构分类第17-22页
     ·全并行模数转换器(Flash ADC)第17-18页
     ·两步式ADC第18页
     ·流水线式ADC第18-19页
     ·折叠内插式ADC第19-21页
     ·时间交错式ADC第21-22页
     ·高速模数转换器性能比较第22页
   ·本章小结第22-23页
第三章 折叠内插式ADC的基本原理第23-39页
   ·系统结构和主要技术难点第23-25页
   ·折叠(Folding)原理第25-28页
     ·折叠电路的功能描述第25-26页
     ·基本电路实现结构第26-28页
   ·内插(Interpolating)技术第28-31页
     ·思想起源第28-30页
     ·电压内插第30-31页
     ·电流内插第31页
   ·核心设计思想——并联折叠单元第31-33页
     ·折叠电路的非线性第31-32页
     ·非线性的解决思路第32页
     ·实际设计中的应用第32-33页
   ·数字误差修正的设计考虑第33-35页
   ·失调平均技术第35-37页
   ·本章小节第37-39页
第四章 折叠内插式ADC的系统性能与折叠次数第39-59页
   ·折叠次数与系统功耗面积第39-40页
   ·内插对折叠次数的限制第40-43页
     ·折叠电路的设计参数第40-41页
     ·内插精度对折叠次数的限制第41-42页
     ·差分对增益不匹配对折叠次数的限制第42-43页
   ·折叠次数与系统静态性能第43-49页
     ·折叠电路的差分对输入失调第43页
     ·折叠次数与差分对之间尾电流的不匹配第43-44页
     ·折叠次数与参考电压串扰第44-47页
     ·折叠次数与折叠放大器的线性度和增益第47-49页
   ·折叠次数与系统动态性能第49-57页
     ·折叠次数的最直接影响——倍频效应第49-50页
     ·折叠次数与折叠寄生负载第50-51页
     ·采样保持电路改进系统动态性能第51-53页
     ·级联折叠改进系统动态性能第53-56页
     ·输出级串接负载改进系统动态性能第56-57页
   ·本章小节第57-59页
第五章 折叠内插式ADC的系统性能与全局设计第59-71页
   ·采样保持电路第59-61页
   ·预放大电路第61-64页
   ·折叠内插电路第64-67页
   ·比较器和位同步电路第67-68页
   ·整体电路仿真波形第68-71页
第六章 总结与展望第71-73页
   ·总结第71-72页
   ·未来工作的展望第72-73页
致谢第73-75页
参考文献第75-78页

论文共78页,点击 下载论文
上一篇:多种纳米级电流模逻辑的特性分析
下一篇:基于嵌入式DLL的BIST设计