一种双向无阻塞环架构的设计和优化
摘要 | 第10-11页 |
ABSTRACT | 第11页 |
第一章 绪论 | 第12-20页 |
1.1 研究背景 | 第12-13页 |
1.2 片上网络研究现状 | 第13-16页 |
1.2.1 国内外研究现状 | 第13-15页 |
1.2.3 片上网络面临的挑战 | 第15-16页 |
1.3 课题来源和研究意义 | 第16-17页 |
1.4 本文主要研究内容及工作创新点 | 第17-19页 |
1.5 本文组织结构 | 第19-20页 |
第二章 环形片上网络概述 | 第20-29页 |
2.1 环形拓扑结构的选择 | 第20-21页 |
2.2 环形网络基本组件 | 第21-22页 |
2.3 环形网络关键技术 | 第22-26页 |
2.3.1 交换机制 | 第22-23页 |
2.3.2 流控机制 | 第23-24页 |
2.3.3 路由策略 | 第24页 |
2.3.4 时钟策略 | 第24-26页 |
2.4 环形网络评价参数 | 第26-27页 |
2.5 本章小结 | 第27-29页 |
第三章 环形网络架构设计 | 第29-39页 |
3.1 引言 | 第29-30页 |
3.2 双向无阻塞环形结构设计 | 第30-32页 |
3.2.1 路由方式 | 第30-31页 |
3.2.2 仲裁结构 | 第31-32页 |
3.2.3 性能分析 | 第32页 |
3.3 网络接口的设计 | 第32-36页 |
3.3.1 多时钟域同步设计 | 第33-34页 |
3.3.2 仲裁结构设计 | 第34页 |
3.3.3 交叉开关设计 | 第34-35页 |
3.3.4 输出缓存设计 | 第35-36页 |
3.3.5 性能分析 | 第36页 |
3.4 面向连接的状态信息传输网络设计 | 第36-38页 |
3.4.1 拥塞控制机制 | 第36-37页 |
3.4.2 性能分析 | 第37-38页 |
3.5 本章小结 | 第38-39页 |
第四章 环形网络架构优化 | 第39-54页 |
4.1 引言 | 第39页 |
4.2 输出缓存逻辑优化 | 第39-44页 |
4.2.1 基于虚通道技术的设计 | 第39-41页 |
4.2.2 基于 4O-Buffer的设计 | 第41-43页 |
4.2.3 优化结果分析 | 第43-44页 |
4.3 长互连线时序优化 | 第44-47页 |
4.3.1 长互连线时序优化技术 | 第44-46页 |
4.3.2 长互连线时序优化方案 | 第46页 |
4.3.3 优化结果分析 | 第46-47页 |
4.4 通信链路功耗优化 | 第47-53页 |
4.4.1 功耗来源 | 第48-49页 |
4.4.2 低功耗策略 | 第49-50页 |
4.4.3 功耗优化方案 | 第50-52页 |
4.4.4 优化结果分析 | 第52-53页 |
4.5 本章小结 | 第53-54页 |
第五章 环形网络架构验证 | 第54-65页 |
5.1 验证目标及方法 | 第54-57页 |
5.1.1 验证目标 | 第54-55页 |
5.1.2 验证方法 | 第55-57页 |
5.2 验证流程 | 第57-60页 |
5.2.1 功能点提取 | 第58页 |
5.2.2 功能点分析 | 第58-59页 |
5.2.3 结果检查 | 第59-60页 |
5.3 搭建验证平台 | 第60-63页 |
5.4 验证结果分析 | 第63-64页 |
5.5 本章小结 | 第64-65页 |
第六章 结论与展望 | 第65-67页 |
6.1 论文工作总结 | 第65-66页 |
6.2 论文工作展望 | 第66-67页 |
致谢 | 第67-69页 |
参考文献 | 第69-73页 |
作者在学期间取得的学术成果 | 第73页 |