首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--设计论文

一种双向无阻塞环架构的设计和优化

摘要第10-11页
ABSTRACT第11页
第一章 绪论第12-20页
    1.1 研究背景第12-13页
    1.2 片上网络研究现状第13-16页
        1.2.1 国内外研究现状第13-15页
        1.2.3 片上网络面临的挑战第15-16页
    1.3 课题来源和研究意义第16-17页
    1.4 本文主要研究内容及工作创新点第17-19页
    1.5 本文组织结构第19-20页
第二章 环形片上网络概述第20-29页
    2.1 环形拓扑结构的选择第20-21页
    2.2 环形网络基本组件第21-22页
    2.3 环形网络关键技术第22-26页
        2.3.1 交换机制第22-23页
        2.3.2 流控机制第23-24页
        2.3.3 路由策略第24页
        2.3.4 时钟策略第24-26页
    2.4 环形网络评价参数第26-27页
    2.5 本章小结第27-29页
第三章 环形网络架构设计第29-39页
    3.1 引言第29-30页
    3.2 双向无阻塞环形结构设计第30-32页
        3.2.1 路由方式第30-31页
        3.2.2 仲裁结构第31-32页
        3.2.3 性能分析第32页
    3.3 网络接口的设计第32-36页
        3.3.1 多时钟域同步设计第33-34页
        3.3.2 仲裁结构设计第34页
        3.3.3 交叉开关设计第34-35页
        3.3.4 输出缓存设计第35-36页
        3.3.5 性能分析第36页
    3.4 面向连接的状态信息传输网络设计第36-38页
        3.4.1 拥塞控制机制第36-37页
        3.4.2 性能分析第37-38页
    3.5 本章小结第38-39页
第四章 环形网络架构优化第39-54页
    4.1 引言第39页
    4.2 输出缓存逻辑优化第39-44页
        4.2.1 基于虚通道技术的设计第39-41页
        4.2.2 基于 4O-Buffer的设计第41-43页
        4.2.3 优化结果分析第43-44页
    4.3 长互连线时序优化第44-47页
        4.3.1 长互连线时序优化技术第44-46页
        4.3.2 长互连线时序优化方案第46页
        4.3.3 优化结果分析第46-47页
    4.4 通信链路功耗优化第47-53页
        4.4.1 功耗来源第48-49页
        4.4.2 低功耗策略第49-50页
        4.4.3 功耗优化方案第50-52页
        4.4.4 优化结果分析第52-53页
    4.5 本章小结第53-54页
第五章 环形网络架构验证第54-65页
    5.1 验证目标及方法第54-57页
        5.1.1 验证目标第54-55页
        5.1.2 验证方法第55-57页
    5.2 验证流程第57-60页
        5.2.1 功能点提取第58页
        5.2.2 功能点分析第58-59页
        5.2.3 结果检查第59-60页
    5.3 搭建验证平台第60-63页
    5.4 验证结果分析第63-64页
    5.5 本章小结第64-65页
第六章 结论与展望第65-67页
    6.1 论文工作总结第65-66页
    6.2 论文工作展望第66-67页
致谢第67-69页
参考文献第69-73页
作者在学期间取得的学术成果第73页

论文共73页,点击 下载论文
上一篇:一款高性能3D SRAM的设计与实现
下一篇:一种基于STT-RAM的高速缓存设计