| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-21页 |
| 1.1 课题研究背景 | 第11-14页 |
| 1.1.1 传统存储芯片的瓶颈 | 第12-13页 |
| 1.1.2 3D SRAM简介 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-18页 |
| 1.3 本文主要工作和创新点 | 第18-19页 |
| 1.3.1 论文主要工作 | 第18页 |
| 1.3.2 论文创新点 | 第18-19页 |
| 1.4 论文组织结构 | 第19-21页 |
| 第二章 3D SRAM划分策略的权衡 | 第21-40页 |
| 2.1 3D SRAM的划分策略分析 | 第21-28页 |
| 2.1.1 SRAM存储阵列中的长互连 | 第22页 |
| 2.1.2 3D SRAM中TSV与长互连的权衡 | 第22-24页 |
| 2.1.3 最优划分策略的确立 | 第24-28页 |
| 2.2 存储阵列中的关键路径 | 第28-32页 |
| 2.2.1 Horowitz近似公式 | 第28-31页 |
| 2.2.2 存储阵列关键路径的公式建模 | 第31-32页 |
| 2.3 子阵列划分粒度的延时模型 | 第32-38页 |
| 2.3.1 子阵列划分粒度的关键路径公式建模 | 第33-34页 |
| 2.3.2 子阵列划分粒度的延时优势 | 第34-38页 |
| 2.4 本章小结 | 第38-40页 |
| 第三章 3D SRAM整体结构的设计 | 第40-52页 |
| 3.1 3D SARM结构的布局 | 第40-45页 |
| 3.1.1 子阵列划分粒度下的 3D SRAM结构 | 第40-42页 |
| 3.1.2 3D SRAM结构的优化布局 | 第42-45页 |
| 3.2 3D SARM结构的分析 | 第45-48页 |
| 3.2.1 从设计需求到结构的确立过程 | 第45-47页 |
| 3.2.2 3D SRAM的结构原理 | 第47-48页 |
| 3.3 3D SRAM的设计规范 | 第48-51页 |
| 3.4 本章小结 | 第51-52页 |
| 第四章 3D SRAM的电路实现 | 第52-65页 |
| 4.1 3D SRAM的整体电路 | 第52-53页 |
| 4.2 译码电路设计 | 第53-59页 |
| 4.2.1 译码电路的原理 | 第53页 |
| 4.2.2 译码模块的延时 | 第53-57页 |
| 4.2.3 译码模块的验证 | 第57-59页 |
| 4.3 存储阵列设计 | 第59-61页 |
| 4.4 字线驱动电路设计 | 第61-62页 |
| 4.5 3D SRAM的版图设计 | 第62-64页 |
| 4.6 本章小结 | 第64-65页 |
| 第五章 3D SRAM的验证与评估 | 第65-73页 |
| 5.1 3D SRAM的功能验证 | 第65-67页 |
| 5.2 3D SRAM的特性评估 | 第67-72页 |
| 5.2.1 3D SRAM的面积评估 | 第67-69页 |
| 5.2.2 3D SRAM的延时评估 | 第69-71页 |
| 5.2.3 3D SRAM的功耗评估 | 第71-72页 |
| 5.3 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 本文总结 | 第73页 |
| 6.2 未来展望 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 作者在学期间取得的学术成果 | 第80页 |