| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-15页 |
| ·内建自测试BIST 技术开始成为主流 | 第8-10页 |
| ·SoC 中可测性设计电路功耗问题和解决方法 | 第10-11页 |
| ·BIST 设计技术中的低功耗问题和目前的研究方向 | 第11-13页 |
| ·论文的主要工作及创新点 | 第13-15页 |
| 第二章 内建自测试（BIST）技术和功耗估计模型 | 第15-34页 |
| ·内建自测试结构 | 第15-18页 |
| ·伪随机序列发生器 | 第18-24页 |
| ·使用LFSR 进行内建自测试 | 第24-28页 |
| ·时序内建自测试 | 第28-30页 |
| ·能量和功耗的建模 | 第30-32页 |
| ·本章小结 | 第32-34页 |
| 第三章 低功耗BIST 设计中的向量生成技术 | 第34-61页 |
| ·模拟退火算法 | 第34-36页 |
| ·模拟退火算法优选种子 | 第36-38页 |
| ·模拟退火算法进行矢量分组 | 第38-41页 |
| ·矢量生成和矢量分组的低功耗设计 | 第41-44页 |
| ·受控LFSR 的低功耗BIST 设计 | 第44-49页 |
| ·“跳转”逻辑的低功耗矢量生成技术 | 第49-53页 |
| ·基于 Heavy inputs 的低功耗 BIST 向量生成[31] | 第53-55页 |
| ·低功耗权重向量生成 | 第55-60页 |
| ·本章小结 | 第60-61页 |
| 第四章 基于扫描电路BIST 技术的低功耗设计 | 第61-78页 |
| ·标准扫描链的BIST 可测性设计和功耗分析 | 第61-63页 |
| ·低功耗扫描单元设计 | 第63-64页 |
| ·扫描链的低功耗设计 | 第64-71页 |
| ·基于数据流图划分的低峰值功耗扫描设计[36] | 第71-77页 |
| ·本章小结 | 第77-78页 |
| 第五章 系统芯片设计中BIST 设计低功耗调度算法 | 第78-86页 |
| ·峰值功耗和低功耗时序单元 | 第78-80页 |
| ·调度算法 | 第80-84页 |
| ·实验 | 第84-85页 |
| ·结论 | 第85-86页 |
| 第六章 总结与展望 | 第86-88页 |
| 第七章 致谢 | 第88-89页 |
| 已发表论文和成果 | 第89-90页 |
| 参考文献 | 第90-93页 |
