总线低功耗编码技术
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·研究背景 | 第9-13页 |
| ·低功耗的研究背景 | 第9-10页 |
| ·国内外低功耗产品的发展现状 | 第10-11页 |
| ·总线低功耗编码技术 | 第11-13页 |
| ·本文工作的意义与内容安排 | 第13-15页 |
| ·本文工作的意义 | 第13页 |
| ·章节安排 | 第13-15页 |
| 第二章 数字集成电路低功耗设计技术 | 第15-33页 |
| ·数字集成电路的功耗来源 | 第15-19页 |
| ·充放电功耗 | 第15-16页 |
| ·短路电流功耗 | 第16-17页 |
| ·漏电流功耗 | 第17-18页 |
| ·静态偏置功耗 | 第18-19页 |
| ·低功耗设计的途径 | 第19-22页 |
| ·降低电源电压 | 第19-21页 |
| ·减小负载电容 | 第21页 |
| ·降低开关活动性 | 第21-22页 |
| ·总结 | 第22页 |
| ·不同层次低功耗设计方法 | 第22-33页 |
| ·系统级低功耗设计技术 | 第23-25页 |
| ·RTL级低功耗设计技术 | 第25-29页 |
| ·门级低功耗设计技术 | 第29-30页 |
| ·电路级低功耗设计技术 | 第30-33页 |
| 第三章 总线低功耗编码技术概述 | 第33-45页 |
| ·总线编码的来源与发展 | 第33-35页 |
| ·总线编码的来源 | 第33页 |
| ·总线编码的发展历程 | 第33-35页 |
| ·地址总线低功耗编码 | 第35-40页 |
| ·格雷编码技术 | 第35-36页 |
| ·T0编码 | 第36-38页 |
| ·ABLORZ编码 | 第38-40页 |
| ·典型的数据总线低功耗编码 | 第40-45页 |
| ·BI编码 | 第40-41页 |
| ·耦合反向编码 | 第41-45页 |
| 第四章 基于深亚微米总线模型的低功耗布线技术 | 第45-69页 |
| ·深亚微米下总线模型 | 第45-54页 |
| ·传统的总线模型 | 第45-46页 |
| ·DSM总线模型 | 第46-53页 |
| ·简化的功耗等价模型 | 第53-54页 |
| ·基于深亚微米的低功耗技术 | 第54-58页 |
| ·低功耗编码技术的瓶颈 | 第54页 |
| ·深亚微米下的布线技术 | 第54-56页 |
| ·程序地址总线的相邻耦合动态功耗与布线优化 | 第56-58页 |
| ·最优化方法的实现与仿真测试 | 第58-69页 |
| ·算法流程 | 第58-62页 |
| ·最优布线的实现 | 第62-63页 |
| ·测试程序 | 第63-66页 |
| ·仿真结果与分析 | 第66-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者在硕士期间参加的课题与研究成果 | 第77-79页 |
| 附录 | 第79-84页 |
