| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 致谢 | 第8-13页 |
| 第一章 绪论 | 第13-21页 |
| ·研究背景 | 第13-18页 |
| ·故障概述 | 第13-16页 |
| ·容错技术概述 | 第16-17页 |
| ·三维集成电路的发展 | 第17-18页 |
| ·研究意义 | 第18-19页 |
| ·国内外研究现状 | 第19页 |
| ·本文内容概况 | 第19-21页 |
| 第二章 三维集成电路发展概述 | 第21-31页 |
| ·三维集成电路提出的背景 | 第21-22页 |
| ·三维集成电路的特点 | 第22页 |
| ·三维集成电路堆叠方式 | 第22-25页 |
| ·三维集成电路制作概述 | 第25-26页 |
| ·三维芯片面临的挑战 | 第26-30页 |
| ·三维芯片的故障问题 | 第26-27页 |
| ·三维芯片的散热问题 | 第27页 |
| ·三维芯片的测试问题 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 一种 3D-SIC 中多链式 TSV 容错方案 | 第31-42页 |
| ·TSV 冗余方案简介 | 第31-33页 |
| ·3D-SIC 结构与 TSV 失效率分析 | 第33-35页 |
| ·3D-SIC 结构 | 第33-34页 |
| ·TSV 失效率分析 | 第34-35页 |
| ·多链式的 3D-SIC 容错结构及其修复方案 | 第35-37页 |
| ·多链式 3D-SIC 容错结构 | 第35-37页 |
| ·TSV 链长度的划分 | 第37页 |
| ·多链式容错结构的失效 TSV 修复过程 | 第37-39页 |
| ·初始化阶段 | 第38页 |
| ·修复阶段 | 第38-39页 |
| ·实验结果 | 第39-41页 |
| ·整体修复率分析 | 第39-40页 |
| ·面积分析 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 基于交叉开关结构的可配置容错结构 | 第42-49页 |
| ·TSV 失效率分析 | 第42-43页 |
| ·基于交叉开关结构的可配置容错结构及修复过程 | 第43-45页 |
| ·交叉开关（Crossbar Switch）概述 | 第43-44页 |
| ·可配置的容错结构 | 第44页 |
| ·基于交叉开关结构的可配置容错方案修复过程 | 第44-45页 |
| ·TSV 链长度的划分 | 第45-46页 |
| ·芯片整体修复率方案描述 | 第46页 |
| ·实验结果 | 第46-48页 |
| ·芯片整体修复率分析 | 第46-47页 |
| ·面积分析 | 第47页 |
| ·延迟分析 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 总结与展望 | 第49-51页 |
| ·总结 | 第49-50页 |
| ·下一步工作 | 第50-51页 |
| 参考文献 | 第51-56页 |
| 攻读硕士学位期间发表的论文 | 第56-57页 |