| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 第一章 引言 | 第7-8页 |
| 第二章 芯片测试 | 第8-12页 |
| 第一节 正确的测试方法 | 第8-9页 |
| 第二节 DUT—被测芯片 | 第9页 |
| 第三节 测试程序 | 第9页 |
| 第四节 测试系统 | 第9页 |
| 第五节 常见术语 | 第9-12页 |
| 第三章 可测性设计—DfT | 第12-42页 |
| 第一节 概述 | 第12-13页 |
| 什么是可测性设计? | 第12页 |
| 内建自测试—BIST | 第12-13页 |
| 数字电路DfT与模拟电路DfT的区别 | 第13页 |
| 为什么需要DfT? | 第13页 |
| 第二节 DfT所带来的优势 | 第13-18页 |
| 降低测试成本 | 第13-15页 |
| 增加失效覆盖率和优化工艺控制 | 第15页 |
| 特性分析—Characterization & Diagnostics | 第15-16页 |
| 简化测试程序开发 | 第16-17页 |
| 系统级分析 | 第17页 |
| DfT的经济性 | 第17-18页 |
| 第三节 数字扫描—Digital Scan | 第18-23页 |
| Scan概述 | 第18页 |
| IEEE1149.1 Test Access Port标准和边界扫描 | 第18-21页 |
| 完全扫描和局部扫描 | 第21-23页 |
| 第四节 数字内建自测试—Digital BIST | 第23-25页 |
| 伪随机BILBO电路 | 第23-24页 |
| Memory BIST | 第24-25页 |
| Microcode BIST | 第25页 |
| 第五节 混合信号电路的数字DfT | 第25-29页 |
| 分割—Partitioning | 第25-26页 |
| 数字Reset和Preset | 第26-27页 |
| 芯片被动时序—Device-Driven Timing | 第27-29页 |
| 冗长的Preambles | 第29页 |
| 第六节 混合信号边界扫描与自测试 | 第29-31页 |
| 混合信号边界扫描(IEEE Std.1149.4) | 第29-31页 |
| 模拟和混合信号BIST自测试 | 第31页 |
| 第七节 特殊混合信号DfT | 第31-39页 |
| 概述 | 第31页 |
| 模拟信号介入 | 第31-33页 |
| Analog Test Bus,T-Switches和Bypass模式 | 第33-34页 |
| 分割模拟模块和数字模块 | 第34-36页 |
| 回送模式—Loopback mode | 第36-37页 |
| 预充电电路和AC耦合短路 | 第37-38页 |
| 片上采样电路 | 第38-39页 |
| 第八节 PLL测试电路 | 第39-41页 |
| DAC与ADC | 第40页 |
| 振荡自测试—Oscillation BIST | 第40页 |
| 物理测试pad | 第40-41页 |
| 第九节 静态漏电流I_(DDQ) | 第41-42页 |
| 数字I_(DDQ) | 第41页 |
| 模拟和混合信号I_(DDQ) | 第41-42页 |
| 第四章 基于IEEE 1149标准DfT设计在电源管理芯片中的应用 | 第42-72页 |
| 第一节 电源管理芯片概述 | 第42页 |
| 第二节 PCF50XXX电源管理芯片 | 第42-49页 |
| 典型手机架构 | 第42-43页 |
| PCF50XXX电源管理芯片 | 第43页 |
| PCF50XXX的主要特征 | 第43-45页 |
| PCF50XXX管脚列表 | 第45-47页 |
| PCF50XXX功能框图 | 第47-49页 |
| 第三节 PCF50XXX DfT设计概述 | 第49-51页 |
| PCF50XXX DfT方法 | 第49-51页 |
| 第四节 OSC32—32kHz X-tal Oscillator模块化测试 | 第51-52页 |
| DfT设计一—插入testmode信号 | 第51-52页 |
| DfT设计二—外部OSCI时钟输入 | 第52页 |
| 第五节 RTC—Real Time Clock模块化测试 | 第52-54页 |
| DfT设计一—1Hz ripple counter测试 | 第52-53页 |
| DfT设计二—实时时钟ripple counter测试 | 第53-54页 |
| 第六节 CCO—Current Controlled Oscillator模块化测试 | 第54-56页 |
| DfT设计一—CCO频率范围测试 | 第55-56页 |
| 第七节 CGU—Clock Generate Unit模块化测试 | 第56-59页 |
| DfT设计一—外部(ATE)时钟输入 | 第57页 |
| DfT设计二—数字部分可扫描的各个IP模块 | 第57-59页 |
| DfT设计三—ripple counter测试电路 | 第59页 |
| 第八节 I2C—Slave Interface I2C模块化测试 | 第59-62页 |
| DfT设计一—I2C电路可扫描性 | 第60-62页 |
| 第九节 ISR—Internal Supply Reference模块化测试 | 第62-64页 |
| DfT设计一—参考电压校准 | 第63-64页 |
| DfT设计二—基准偏置电流源 | 第64页 |
| 第十节 DC/DC—开关电源Down Converter模块化测试 | 第64-69页 |
| DfT设计一—P管开关、N管开关测试 | 第65-66页 |
| DfT设计二—Peak current、zero current比较器DfT设计 | 第66-67页 |
| DfT设计三—参考电压源DAC的DfT设计 | 第67-68页 |
| DfT设计四—反馈回路与分压电阻网络的DfT设计 | 第68-69页 |
| 第十一节 LDO—Low Drop Output Regulator模块化测试 | 第69-72页 |
| DfT设计一—大功率PMOS管Rdson测试的DfT设计 | 第70-71页 |
| DfT设计二—输出电压step测试的DfT设计 | 第71-72页 |
| 第五章 结论 | 第72-73页 |
| 参考文献 | 第73-74页 |
| 致谢 | 第74-75页 |
