| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-14页 |
| 缩略语对照表 | 第14-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 课题的主要背景 | 第17-18页 |
| 1.2 时钟稳定电路的发展及国内外研究动态 | 第18-20页 |
| 1.2.1 时钟稳定电路的发展 | 第18页 |
| 1.2.2 时钟稳定电路国内研究动态 | 第18-20页 |
| 1.3 论文的内容安排 | 第20-21页 |
| 第二章 基于DLL原理的CMOS时钟稳定电路 | 第21-41页 |
| 2.1 锁相环的基本工作原理 | 第21-23页 |
| 2.2 延迟锁相环的基本工作原理 | 第23-26页 |
| 2.2.1 延迟锁相环的基本结构及基本原理 | 第23-25页 |
| 2.2.2 延迟锁相环与锁相环的比较 | 第25-26页 |
| 2.3 延迟锁相环电路结构分析 | 第26-35页 |
| 2.3.1 鉴相器的原理及结构分析 | 第26-29页 |
| 2.3.2 电荷泵的原理及动态分析 | 第29-31页 |
| 2.3.3 环路滤波器的原理及模型分析 | 第31-32页 |
| 2.3.4 压控延时电路的原理及动态分析 | 第32-35页 |
| 2.4 相位噪声与时钟抖动 | 第35-38页 |
| 2.4.1 相位噪声 | 第36页 |
| 2.4.2 时钟抖动 | 第36-38页 |
| 2.4.3 相位噪声与时钟抖动的关系 | 第38页 |
| 2.5 时钟抖动对A/D转换器性能的影响 | 第38-39页 |
| 2.6 小结 | 第39-41页 |
| 第三章 CMOS时钟稳定电路设计 | 第41-59页 |
| 3.1 时钟稳定电路整体结构 | 第41-45页 |
| 3.1.1 所需时钟稳定电路的性能指标 | 第41-42页 |
| 3.1.2 典型时钟稳定电路的结构 | 第42-43页 |
| 3.1.3 时钟稳定电路的结构 | 第43-45页 |
| 3.2 时钟边沿检测电路的设计 | 第45-48页 |
| 3.2.1 时钟产生 | 第45-46页 |
| 3.2.2 时钟边沿检测电路 | 第46-48页 |
| 3.2.3 边沿增益提高电路 | 第48页 |
| 3.3 电荷泵环路的设计 | 第48-56页 |
| 3.3.1 结合式电荷泵 | 第48-52页 |
| 3.3.2 跟随器和抖动退化放大器 | 第52-53页 |
| 3.3.3 启动电路 | 第53-54页 |
| 3.3.4 带密勒电容的二阶滤波器 | 第54-56页 |
| 3.4 压控延迟电路的设计 | 第56-57页 |
| 3.5 小结 | 第57-59页 |
| 第四章 CMOS时钟稳定电路的整体结构及仿真 | 第59-73页 |
| 4.1 时钟稳定电路的整体线性传输函数 | 第59-60页 |
| 4.2 系统电路启动时间及环路锁定时间分析 | 第60-63页 |
| 4.3 时钟稳定电路整体功能及性能仿真 | 第63-70页 |
| 4.3.1 时钟稳定电路基本时序仿真及分析 | 第63-64页 |
| 4.3.2 可调制输入占空比范围及其精度仿真及分析 | 第64-68页 |
| 4.3.3 时钟稳定电路时钟抖动性能分析 | 第68-69页 |
| 4.3.4 时钟稳定电路时钟抖动PVT特性仿真 | 第69-70页 |
| 4.4 时钟稳定电路整体性能优势 | 第70-71页 |
| 4.5 小结 | 第71-73页 |
| 第五章 结论与展望 | 第73-77页 |
| 5.1 研究结论 | 第73-74页 |
| 5.2 研究展望 | 第74-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-83页 |
| 作者简介 | 第83-84页 |