EPA控制芯片的研究与设计
| 摘要 | 第1-8页 |
| ABSTRACT | 第8-12页 |
| 1 绪论 | 第12-17页 |
| ·传统以太网 | 第12-14页 |
| ·EPA对以太网实时性的改进 | 第14-16页 |
| ·设计EPA控制芯片的意义 | 第16-17页 |
| 2 数字集成电路设计步骤和逻辑设计理论 | 第17-30页 |
| ·设计步骤 | 第17-19页 |
| ·逻辑设计理论 | 第19-30页 |
| 3 EPA控制芯片系统设计 | 第30-37页 |
| ·划分功能模块 | 第31-33页 |
| ·模块接口 | 第33-34页 |
| ·芯片工作流程 | 第34-35页 |
| ·EPA控制芯片的特征和设计的难点 | 第35-37页 |
| 4 EPA控制芯片模块设计 | 第37-93页 |
| ·内存管理模块的设计 | 第37-57页 |
| ·接收缓冲区的设计 | 第37-41页 |
| ·发送缓冲区的设计 | 第41-57页 |
| ·ARP模块的设计 | 第57-66页 |
| ·管理和查询ARP缓存 | 第58-62页 |
| ·ARP报文发送与接收 | 第62-64页 |
| ·内部寄存器和命令寄存器 | 第64-66页 |
| ·PTP模块的设计 | 第66-77页 |
| ·EPA协议中的PTP协议 | 第66-67页 |
| ·PTP同步的基本原理 | 第67-68页 |
| ·PTP同步精度分析 | 第68-74页 |
| ·PTP同步精度测试 | 第74-77页 |
| ·ICMP模块的设计 | 第77页 |
| ·CSME模块的设计 | 第77-82页 |
| ·本地调度队列维护QueSch模块 | 第78-80页 |
| ·CSME调度 | 第80-82页 |
| ·主机接口模块的设计 | 第82-85页 |
| ·主机接口时序 | 第82-83页 |
| ·主机接口协议 | 第83-85页 |
| ·打包和解包模块 | 第85-86页 |
| ·网卡接口模块 | 第86-93页 |
| ·网卡接口时序 | 第86-87页 |
| ·网卡数据缓冲区 | 第87-89页 |
| ·网卡驱动的设计 | 第89-92页 |
| ·网卡驱动的设计小结 | 第92-93页 |
| 5 EPA控制芯片FPGA实现的测试 | 第93-101页 |
| ·测试环境 | 第93-94页 |
| ·测试系统中的ARM模型 | 第94-97页 |
| ·EPA芯片初始化 | 第95-96页 |
| ·寄存器读取功能测试 | 第96页 |
| ·发送用户数据包测试 | 第96页 |
| ·接收用户数据包 | 第96-97页 |
| ·EPA芯片FPGA实现功能测试 | 第97-100页 |
| ·ARP功能测试 | 第97页 |
| ·ARP响应和PING请求响应功能的测试 | 第97-98页 |
| ·PTP协议BMC功能测试 | 第98-99页 |
| ·PTP同步精度测试 | 第99页 |
| ·CSME调度功能的测试 | 第99-100页 |
| ·测试总结 | 第100-101页 |
| 6 EPA控制芯片的流片结果测试与分析 | 第101-104页 |
| 总结与展望 | 第104-106页 |
| 作者介绍和硕士期间主要成果 | 第106-107页 |
| 致谢 | 第107-108页 |
| 参考文献 | 第108-110页 |
| 附录A 2.2节VERILOG代码实例 | 第110-116页 |
| 附录B EPA控制芯片命令寄存器 | 第116-126页 |
