基于电力载波通信芯片的低功耗扫描测试设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景及研究意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 课题来源及研究内容 | 第10-11页 |
| 1.3.1 课题来源 | 第10-11页 |
| 1.3.2 研究内容 | 第11页 |
| 1.4 论文的结构 | 第11-14页 |
| 第2章 可测试性设计的原理 | 第14-24页 |
| 2.1 可测性设计的基本概念 | 第14-15页 |
| 2.1.1 测试的基本概念 | 第14页 |
| 2.1.2 可测性设计 | 第14-15页 |
| 2.2 故障及故障检测 | 第15-16页 |
| 2.2.1 故障的基本概念 | 第15-16页 |
| 2.2.2 故障检测的基本原理 | 第16页 |
| 2.3 故障模型 | 第16-18页 |
| 2.3.1 固定故障模型 | 第16-17页 |
| 2.3.2 固定短路与固定开路故障 | 第17-18页 |
| 2.3.3 桥接故障 | 第18页 |
| 2.4 可测性设计方法 | 第18-22页 |
| 2.4.1 扫描测试法 | 第19-20页 |
| 2.4.2 内建自测试法 | 第20-21页 |
| 2.4.3 基于电流的故障模型 | 第21-22页 |
| 2.5 本章小结 | 第22-24页 |
| 第3章 扫描测试的功耗分析 | 第24-32页 |
| 3.1 动态功耗分析 | 第24-26页 |
| 3.2 扫描测试的动态功耗分析 | 第26-27页 |
| 3.3 扫描测试的动态功耗估计 | 第27-29页 |
| 3.4 扫描测试的静态功耗 | 第29页 |
| 3.5 扫描测试功耗计算流程 | 第29-31页 |
| 3.6 本章小结 | 第31-32页 |
| 第4章 扫描测试的功耗优化 | 第32-44页 |
| 4.1 测试功耗带来的问题 | 第32页 |
| 4.2 扫描测试功耗优化分析 | 第32-33页 |
| 4.3 扫描测试功耗优化方案 | 第33-42页 |
| 4.3.1 组合逻辑门控技术 | 第34-35页 |
| 4.3.2 扫描链调整技术简介 | 第35-36页 |
| 4.3.3 扫描链调整技术实现 | 第36-40页 |
| 4.3.4 引入物理版图信息 | 第40-42页 |
| 4.4 本章小结 | 第42-44页 |
| 第5章 电力线通信芯片低功耗扫描测试实现 | 第44-60页 |
| 5.1 芯片简介 | 第44页 |
| 5.2 传统后端物理设计流程 | 第44-47页 |
| 5.3 低功耗扫描测试设计流程 | 第47-56页 |
| 5.3.1 优化文件准备 | 第47-52页 |
| 5.3.2 整体设计流程 | 第52-53页 |
| 5.3.3 扫描链序列调整流程 | 第53-56页 |
| 5.3.4 版图实现 | 第56页 |
| 5.4 测试结果 | 第56-58页 |
| 5.5 本章小结 | 第58-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士学位期间发表的学术论文 | 第66-68页 |
| 致谢 | 第68页 |
