| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第14-19页 |
| 1.1 研究背景 | 第14-15页 |
| 1.2 研究目的及意义 | 第15-16页 |
| 1.3 国内外研究现状 | 第16-17页 |
| 1.4 本文内容概述 | 第17-19页 |
| 第二章 3D芯片及其测试技术综述 | 第19-31页 |
| 2.1 3D芯片基础知识概述 | 第19-23页 |
| 2.1.1 芯片制作过程 | 第19-20页 |
| 2.1.2 TSV制作工艺 | 第20-21页 |
| 2.1.3 3D芯片关键技术 | 第21-22页 |
| 2.1.4 3D芯片的优势与挑战 | 第22-23页 |
| 2.2 TSV故障模型 | 第23-24页 |
| 2.3 3D芯片测试问题 | 第24-28页 |
| 2.3.1 绑定前测试技术 | 第25-26页 |
| 2.3.2 绑定中测试技术 | 第26-27页 |
| 2.3.3 绑定后测试技术 | 第27-28页 |
| 2.4 自测试技术及应用 | 第28-30页 |
| 2.4.1 内建自测试技术 | 第28-29页 |
| 2.4.2 外建自测试技术 | 第29-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 基于LFSR可重配置的3D BIST方法 | 第31-50页 |
| 3.1 研究动机 | 第31-32页 |
| 3.2 LFSR编码的基本原理及重播种的相关研究 | 第32-36页 |
| 3.2.1 LFSR编码的基本原理 | 第32-33页 |
| 3.2.2 LFSR重播种的相关研究 | 第33-36页 |
| 3.3 基于LFSR可重配置的3D BIST方法 | 第36-46页 |
| 3.3.1 基于LFSR可重配置的3D BIST结构设计 | 第36-38页 |
| 3.3.2 测试流程 | 第38-40页 |
| 3.3.3 测试集相容压缩算法 | 第40-43页 |
| 3.3.4 实验结果 | 第43-46页 |
| 3.4 LFSR长度可扩展的3D BIST方法 | 第46-49页 |
| 3.4.1 LFSR长度可扩展的3D BIST结构设计 | 第46-47页 |
| 3.4.2 测试流程 | 第47-49页 |
| 3.5 本章小结 | 第49-50页 |
| 第四章 基于位置信息编码的测试数据压缩方法 | 第50-59页 |
| 4.1 研究动机 | 第50-51页 |
| 4.2 基于位置信息编码的测试数据压缩方法 | 第51-56页 |
| 4.2.1 排序算法 | 第51-53页 |
| 4.2.2 基于位置信息的编码方法 | 第53-54页 |
| 4.2.3 硬件实现 | 第54-55页 |
| 4.2.4 实验结果 | 第55-56页 |
| 4.3 基于位置信息编码方案在3D芯片上的实现 | 第56-58页 |
| 4.3.1 三维解压结构的位置信息编码方法 | 第56-57页 |
| 4.3.2 基于位置信息编码的3D解压结构 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 总结 | 第59页 |
| 5.2 展望 | 第59-61页 |
| 参考文献 | 第61-66页 |
| 攻读硕±学位期间的学术活动及成果巧况 | 第66-67页 |