| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第16-26页 |
| 1.1 研究背景 | 第16-18页 |
| 1.1.1 SoC和NoC的出现 | 第16页 |
| 1.1.2 SoC和NoC的测试技术发展过程 | 第16-18页 |
| 1.2 NoC互连线测试技术的研究意义 | 第18-20页 |
| 1.3 国内外研究现状 | 第20-24页 |
| 1.3.1 国内外研究现状 | 第21-22页 |
| 1.3.2 NoC核测试的研究现状 | 第22-23页 |
| 1.3.3 互连线测试研究现状 | 第23-24页 |
| 1.4 主要研究内容与论文组织结构 | 第24-26页 |
| 第二章 NoC结构和测试方法研究 | 第26-39页 |
| 2.1 NoC测试 | 第26-31页 |
| 2.1.1 router测试 | 第26-28页 |
| 2.1.2 IP核测试 | 第28-29页 |
| 2.1.3 普通数据链路测试 | 第29-30页 |
| 2.1.4 TSV测试 | 第30-31页 |
| 2.2 IEEE 1500测试结构 | 第31-33页 |
| 2.2.1 外壳测试结构 | 第31-32页 |
| 2.2.2 外壳测试方法 | 第32-33页 |
| 2.3 诊断技术与容错技术研究 | 第33-35页 |
| 2.3.1 诊断技术 | 第33-34页 |
| 2.3.2 容错技术 | 第34-35页 |
| 2.4 实验工具介绍 | 第35-38页 |
| 2.4.1 Xilinx ISE和FPGA | 第35页 |
| 2.4.2 ITC'02 | 第35-38页 |
| 2.4.3 DC仿真工具 | 第38页 |
| 2.4.4 Pspice | 第38页 |
| 2.5 本章小结 | 第38-39页 |
| 第三章 3D NoC过硅通孔的自测试和容错结构 | 第39-48页 |
| 3.1 问题描述 | 第39-41页 |
| 3.1.1 TSV故障与测试 | 第39-40页 |
| 3.1.2 现有TSV测试技术存在的困难 | 第40-41页 |
| 3.2 基于反弹原理的TSV自测试结构 | 第41-43页 |
| 3.2.1 信号回传装置 | 第42页 |
| 3.2.2 信号比较装置 | 第42-43页 |
| 3.3 TSV链路冗余容错结构 | 第43-45页 |
| 3.4 TSV自测试和容错过程 | 第45-46页 |
| 3.4.1 TSV测试过程 | 第45-46页 |
| 3.4.2 对故障TSV容错的过程 | 第46页 |
| 3.5 实验结果 | 第46-47页 |
| 3.5.1 面积开销 | 第46页 |
| 3.5.2 功耗开销 | 第46-47页 |
| 3.6 本章小结 | 第47-48页 |
| 第四章 片上网络路由器测试外壳旁路故障的诊断与容错 | 第48-66页 |
| 4.1 问题描述 | 第48页 |
| 4.2 正常测试情况 | 第48-50页 |
| 4.3 bypass故障情况 | 第50-54页 |
| 4.3.1 单故障情况 | 第51-53页 |
| 4.3.2 复杂故障情况 | 第53-54页 |
| 4.4 测试外壳旁路故障容错结构 | 第54-55页 |
| 4.5 基于深度优先的测试扫描链构造算法 | 第55-59页 |
| 4.5.1 深度优先最短路径算法(DSPA) | 第56-57页 |
| 4.5.2 递归划分逐步求精法(RPSRM) | 第57-58页 |
| 4.5.3 节点分类测试方法(TNC) | 第58-59页 |
| 4.6 实例 | 第59-63页 |
| 4.7 实验结果 | 第63-64页 |
| 4.7.1 旁路故障模型 | 第63页 |
| 4.7.2 冗余旁路硬件开销 | 第63页 |
| 4.7.3 测试时间开销 | 第63-64页 |
| 4.8 结论 | 第64-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 5.1 总结 | 第66-67页 |
| 5.2 展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第72页 |