基于16nm工艺集成电路低功耗物理设计技术研究
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 课题的研究背景和意义 | 第17-18页 |
| 1.2 国内外研究 | 第18-19页 |
| 1.3 论文主要工作 | 第19-21页 |
| 第二章 低功耗设计技术 | 第21-35页 |
| 2.1 功耗来源分析 | 第21-23页 |
| 2.1.1 动态功耗 | 第21-22页 |
| 2.1.2 静态功耗 | 第22-23页 |
| 2.2 低功耗设计方法 | 第23-33页 |
| 2.2.1 多电源多电压技术 | 第23-28页 |
| 2.2.2 门控时钟技术 | 第28-29页 |
| 2.2.3 电源关断技术 | 第29-31页 |
| 2.2.4 多阈值电压技术 | 第31页 |
| 2.2.5 衬底偏置技术 | 第31-33页 |
| 2.3 本章小结 | 第33-35页 |
| 第三章 电源关断技术研究 | 第35-43页 |
| 3.1 电源开关单元机制 | 第35-36页 |
| 3.1.1 精细结构门控电源开关 | 第35页 |
| 3.1.2 粗制结构门控电源开关 | 第35-36页 |
| 3.2 电源开关分布方式 | 第36-38页 |
| 3.2.1 环形电源开关 | 第36-37页 |
| 3.2.2 柱形电源开关 | 第37-38页 |
| 3.3 电源开关信号控制链 | 第38-39页 |
| 3.4 电源关断技术应用的特殊单元 | 第39-42页 |
| 3.4.1 隔离单元 | 第39-41页 |
| 3.4.2 状态保持单元 | 第41-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第四章 基于CPUCore模块的低功耗物理设计 | 第43-65页 |
| 4.1 低功耗UPF文件标准 | 第43-44页 |
| 4.2 模块低功耗物理设计流程 | 第44-64页 |
| 4.2.1 数据准备 | 第44-45页 |
| 4.2.2 布局规划 | 第45-50页 |
| 4.2.3 标准单元布局 | 第50-54页 |
| 4.2.4 时钟树综合 | 第54-59页 |
| 4.2.5 时钟树综合后时序优化 | 第59-61页 |
| 4.2.6 绕线 | 第61-63页 |
| 4.2.7 绕线后的时序优化 | 第63-64页 |
| 4.3 本章小结 | 第64-65页 |
| 第五章 模块功耗仿真结果及分析 | 第65-85页 |
| 5.1 早期电压降分析 | 第65-72页 |
| 5.1.1 早期电压降分析流程 | 第66-67页 |
| 5.1.2 ERA分析结果及修复方法 | 第67-72页 |
| 5.2 静态电压降分析 | 第72-79页 |
| 5.2.1 静态电压降分析流程 | 第72-76页 |
| 5.2.2 电压降分析结果 | 第76-79页 |
| 5.3 电迁移效应分析 | 第79-81页 |
| 5.3.1 电迁移分析流程 | 第80-81页 |
| 5.3.2 电迁移分析结果 | 第81页 |
| 5.4 峰值电流分析 | 第81-83页 |
| 5.5 本章小结 | 第83-85页 |
| 第六章 总结与展望 | 第85-87页 |
| 6.1 总结 | 第85页 |
| 6.2 展望 | 第85-87页 |
| 参考文献 | 第87-91页 |
| 致谢 | 第91-93页 |
| 作者简介 | 第93-94页 |
