基于UVM的SDRAM控制器验证方法研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 选题背景及意义 | 第16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.3 论文的研究内容 | 第17-18页 |
| 1.4 论文的组织结构 | 第18-20页 |
| 第二章 功能验证与UVM验证方法学 | 第20-34页 |
| 2.1 功能验证 | 第20-25页 |
| 2.1.1 验证平台 | 第20-21页 |
| 2.1.2 功能验证流程 | 第21-22页 |
| 2.1.3 覆盖率的类型 | 第22-24页 |
| 2.1.4 验证所面临的问题 | 第24-25页 |
| 2.2 SystemVerilog验证语言 | 第25-26页 |
| 2.3 UVM验证方法学 | 第26-32页 |
| 2.3.1 UVM验证平台 | 第26-27页 |
| 2.3.2 UVM结构 | 第27-29页 |
| 2.3.3 UVM时序控制 | 第29-30页 |
| 2.3.4 UVM事务 | 第30-31页 |
| 2.3.5 sequence机制 | 第31页 |
| 2.3.6 UVM类库 | 第31-32页 |
| 2.4 本章小结 | 第32-34页 |
| 第三章 SDRAM控制器功能架构及验证点分析 | 第34-46页 |
| 3.1 SDRAM控制器的功能架构 | 第34-43页 |
| 3.1.1 SDRAM控制器功能描述 | 第34页 |
| 3.1.2 SDRAM控制器的架构与特性 | 第34-35页 |
| 3.1.3 SDRAM存储器原理 | 第35-37页 |
| 3.1.4 SDRAM控制器功能模块划分 | 第37-40页 |
| 3.1.5 SDRAM控制器模块外部接口及描述 | 第40-41页 |
| 3.1.6 SDRAM控制器工作流程 | 第41-42页 |
| 3.1.7 SDRAM控制器的配置 | 第42-43页 |
| 3.2 验证点的提取 | 第43-44页 |
| 3.3 本章小结 | 第44-46页 |
| 第四章 SDRAM控制器验证平台设计 | 第46-60页 |
| 4.1 验证平台架构 | 第46-47页 |
| 4.2 验证组件的实现 | 第47-59页 |
| 4.2.1 接口 | 第47-48页 |
| 4.2.2 事务 | 第48-49页 |
| 4.2.3 驱动器 | 第49-51页 |
| 4.2.4 监视器 | 第51-52页 |
| 4.2.5 代理 | 第52-53页 |
| 4.2.6 参考模型 | 第53-54页 |
| 4.2.7 记分板 | 第54-55页 |
| 4.2.8 序列发生器 | 第55-56页 |
| 4.2.9 序列 | 第56-57页 |
| 4.2.10 环境 | 第57页 |
| 4.2.11 测试用例 | 第57-58页 |
| 4.2.12 顶层 | 第58-59页 |
| 4.3 本章小结 | 第59-60页 |
| 第五章 SDRAM控制器仿真验证 | 第60-72页 |
| 5.1 仿真及结果分析 | 第61-69页 |
| 5.1.1 寄存器复位、读写功能仿真 | 第61-62页 |
| 5.1.2 PLB总线单拍操作功能仿真 | 第62-63页 |
| 5.1.3 PLB总线Line读写操作功能仿真 | 第63-65页 |
| 5.1.4 PLB总线Burst读写操作功能仿真 | 第65-67页 |
| 5.1.5 地址译码功能仿真 | 第67-68页 |
| 5.1.6 ECC一位校验错误中断仿真 | 第68页 |
| 5.1.7 ECC多位校验错误中断仿真 | 第68-69页 |
| 5.2 覆盖率分析 | 第69-71页 |
| 5.2.1 代码覆盖率分析 | 第69-70页 |
| 5.2.2 功能覆盖率分析 | 第70-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 论文总结 | 第72页 |
| 6.2 展望 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |
