1.2Gbps串行通信中的时钟与数据恢复电路设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 研究的目的和意义 | 第9页 |
| 1.3 国内外研究现状 | 第9-11页 |
| 1.4 本文研究内容 | 第11-12页 |
| 第2章 系统结构设计 | 第12-25页 |
| 2.1 采用的基本结构 | 第12-15页 |
| 2.2 基本结构的改进与工作原理分析 | 第15-20页 |
| 2.2.1 基本结构的改进 | 第15-17页 |
| 2.2.2 工作原理分析 | 第17-20页 |
| 2.3 行为级建模与仿真 | 第20-24页 |
| 2.3.1 行为级建模 | 第20-22页 |
| 2.3.2 行为级仿真 | 第22-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 电路设计与仿真 | 第25-42页 |
| 3.1 电路设计 | 第25-35页 |
| 3.1.1 各电流模逻辑模块设计 | 第25-31页 |
| 3.1.2 压控振荡器设计 | 第31-33页 |
| 3.1.3 带隙基准电路设计 | 第33-35页 |
| 3.2 电路仿真 | 第35-41页 |
| 3.2.1 基本结构与改进结构的对比仿真 | 第35-37页 |
| 3.2.2 电路仿真结果 | 第37-41页 |
| 3.3 本章小结 | 第41-42页 |
| 第4章 版图设计与后仿 | 第42-51页 |
| 4.1 版图设计 | 第42-46页 |
| 4.1.1 各电流模逻辑模块的版图设计 | 第42-43页 |
| 4.1.2 压控振荡器的版图设计 | 第43-44页 |
| 4.1.3 带隙基准电路的版图设计 | 第44-45页 |
| 4.1.4 整体版图布局与实现 | 第45-46页 |
| 4.2 后仿真结果 | 第46-50页 |
| 4.3 本章小结 | 第50-51页 |
| 结论 | 第51-52页 |
| 参考文献 | 第52-56页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第56-58页 |
| 致谢 | 第58-59页 |
| 个人简历 | 第59页 |
