| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 3D-IC的出现与集成测试的发展 | 第9-11页 |
| 1.1.1 三维集成电路的产生与发展 | 第9-10页 |
| 1.1.2 3D-IC集成的问题与测试挑战 | 第10-11页 |
| 1.2 3D-IC的测试现状研究 | 第11-13页 |
| 1.3 课题来源及论文结构安排 | 第13-15页 |
| 第2章 3D-IC中TSV结构与可测性结构 | 第15-24页 |
| 2.1 TSV的出现与发展 | 第15-16页 |
| 2.2 3D-IC测试流程 | 第16-17页 |
| 2.3 可测性结构国际标准概述 | 第17-20页 |
| 2.3.1 可测性结构 | 第17页 |
| 2.3.2 IEEE 1500 标准与IEEE P1838 标准 | 第17-20页 |
| 2.4 测试与修复的挑战性问题 | 第20-21页 |
| 2.5 3D-IC在测试中的成本限制因素 | 第21-22页 |
| 2.5.1 TSV数量限制 | 第21页 |
| 2.5.2 硬件资源限制 | 第21页 |
| 2.5.3 功耗限制 | 第21-22页 |
| 2.5.4 温度限制 | 第22页 |
| 2.6 本章小结 | 第22-24页 |
| 第3章 TSV故障研究及建模分析 | 第24-31页 |
| 3.1 概述 | 第24页 |
| 3.2 TSV失效机理 | 第24-25页 |
| 3.3 TSV故障检测方法研究 | 第25-26页 |
| 3.4 TSV故障建模 | 第26-27页 |
| 3.5 仿真结果及分析 | 第27-30页 |
| 3.5.1 测试机理及实验条件 | 第27-28页 |
| 3.5.2 仿真结果及分析 | 第28-30页 |
| 3.6 本章小结 | 第30-31页 |
| 第4章 面向修复的TSV冗余结构与性能分析 | 第31-44页 |
| 4.1 引言 | 第31-32页 |
| 4.2 TSV冗余结构与控制方法 | 第32-36页 |
| 4.3 基于结构的TSV区块冗余数量与修复率分析 | 第36-41页 |
| 4.3.1 概述 | 第36-37页 |
| 4.3.2 模型建立 | 第37-40页 |
| 4.3.3 参数选择 | 第40-41页 |
| 4.4 冗余TSV布局开销分析 | 第41-42页 |
| 4.4.1 面积开销分析 | 第41-42页 |
| 4.4.2 冗余开销对成品率的影响 | 第42页 |
| 4.5 本章小结 | 第42-44页 |
| 第5章 基于IEEE P1838 标准的混合封装策略研究 | 第44-62页 |
| 5.1 引言 | 第44页 |
| 5.2 测试封装设计与测试访问机制 | 第44-50页 |
| 5.2.1 概述 | 第44-47页 |
| 5.2.2 串行结构设计 | 第47-49页 |
| 5.2.3 并行结构设计 | 第49-50页 |
| 5.2.4 对比和分析 | 第50页 |
| 5.3 混合封装策略 | 第50-55页 |
| 5.3.1 策略描述 | 第50-52页 |
| 5.3.2 算法流程 | 第52-55页 |
| 5.4 实验与结果分析 | 第55-61页 |
| 5.4.1 混合封装策略划分结果 | 第55-56页 |
| 5.4.2 测试时间分析 | 第56-57页 |
| 5.4.3 硬件冗余分析 | 第57-58页 |
| 5.4.4 功耗示踪的温度分析 | 第58-60页 |
| 5.4.5 与其它测试方法结果对比 | 第60-61页 |
| 5.5 本章小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 参考文献 | 第64-73页 |
| 攻读学位期间发表的学术论文 | 第73-75页 |
| 致谢 | 第75-76页 |