基于IEEE P1687网络的单链全扫描结构测试方法研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景和意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-19页 |
| 1.3 本文的研究内容和章节安排 | 第19-22页 |
| 第二章 可测试性设计技术 | 第22-34页 |
| 2.1 特定目标可测试性设计 | 第22-23页 |
| 2.2 结构化可测试性设计 | 第23-31页 |
| 2.2.1 扫描技术 | 第23-26页 |
| 2.2.2 内建自测试技术 | 第26-27页 |
| 2.2.3 边界扫描技术 | 第27-31页 |
| 2.2.4 IDDQ测试 | 第31页 |
| 2.3 芯片设计流程 | 第31-33页 |
| 2.4 小结 | 第33-34页 |
| 第三章 IEEE P1687标准及应用分析 | 第34-44页 |
| 3.1 SOC芯片测试方法 | 第34-35页 |
| 3.2 板级测试到嵌入式IP核测试 | 第35-42页 |
| 3.2.1 三种IEEE标准的联系 | 第37-38页 |
| 3.2.2 可扩展性问题 | 第38-42页 |
| 3.2.3 主要不同点 | 第42页 |
| 3.3 IEEE P1687标准的产生 | 第42-43页 |
| 3.4 小结 | 第43-44页 |
| 第四章 系统结构设计与实现 | 第44-56页 |
| 4.1 系统总体框架 | 第44-45页 |
| 4.2 硬件结构设计 | 第45-50页 |
| 4.2.1 1149STC | 第45-47页 |
| 4.2.2 1500SWIR | 第47-48页 |
| 4.2.3 1687SIB | 第48-50页 |
| 4.3 测试寄存器的配置 | 第50-55页 |
| 4.4 小结 | 第55-56页 |
| 第五章 VCS仿真结果与分析 | 第56-62页 |
| 5.1 扫描控制单元仿真 | 第56-58页 |
| 5.2 TAP控制器仿真 | 第58-60页 |
| 5.3 小结 | 第60-62页 |
| 第六章 总结与展望 | 第62-66页 |
| 6.1 已做工作总结 | 第62页 |
| 6.2 未来工作展望 | 第62-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 作者简介 | 第72-73页 |
