| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·边界扫描的技术背景 | 第8-9页 |
| ·国内外发展概况 | 第9-10页 |
| ·论文的主要工作 | 第10-11页 |
| 第二章 IEEE1149.1 的分析 | 第11-20页 |
| ·边界扫描的基本结构及原理 | 第11-17页 |
| ·边界扫描的基本结构 | 第11-12页 |
| ·边界扫描的寄存器 | 第12-13页 |
| ·TAP 状态机及其状态 | 第13-15页 |
| ·边界扫描指令 | 第15-17页 |
| ·扫描链的配置方式 | 第17-18页 |
| ·边界扫描测试的应用方法 | 第18-20页 |
| 第三章 硬件设计 | 第20-36页 |
| ·硬件的总体设计 | 第20-21页 |
| ·原理图设计 | 第21-31页 |
| ·以太接口部分设计 | 第21-23页 |
| ·USB 接口部分设计 | 第23页 |
| ·UART 接口部分设计 | 第23-24页 |
| ·LPT 接口部分设计 | 第24-25页 |
| ·LOCAL 总线与RAM FLASH 和CPLD 连接的设计 | 第25-27页 |
| ·时钟、供电及各芯片的调试接口预留 | 第27-31页 |
| ·PCB 设计 | 第31-36页 |
| 第四章 LPC2468 软件程序设计 | 第36-49页 |
| ·启动代码 | 第36-41页 |
| ·异常向量表 | 第36-38页 |
| ·复位异常处理 | 第38-40页 |
| ·软中断异常处理 | 第40-41页 |
| ·uIP 移植 | 第41-46页 |
| ·简单上层应用设计 | 第46-49页 |
| 第五章 CPLD 程序设计 | 第49-62页 |
| ·需求及总体结构 | 第49-50页 |
| ·接口部分的实现 | 第50-53页 |
| ·控制状态机的实现 | 第53-60页 |
| ·目标TAP 状态机状态的跟踪 | 第53-56页 |
| ·TMS 自动输出的控制方式 | 第56-57页 |
| ·数据输入与输出的控制 | 第57-60页 |
| ·正常操作时寄存器的写入流程 | 第60-62页 |
| 第六章 测试及结果分析 | 第62-74页 |
| ·LPC2468 启动代码测试 | 第62-64页 |
| ·以太网数据接收测试 | 第64-65页 |
| ·CPLD 程序仿真结果 | 第65-68页 |
| ·CPLD 程序实际使用测试 | 第68-74页 |
| ·输出波形测试 | 第68-71页 |
| ·实际使用测试 | 第71-74页 |
| 第七章 总结与展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻硕期间取得的研究成果 | 第78-79页 |