| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 引言 | 第13-17页 |
| ·研究意义 | 第13-14页 |
| ·国内外研究现状 | 第14-15页 |
| ·本论文主要工作与结构安排 | 第15-17页 |
| 第二章 流水线ADC 数字校准原理 | 第17-23页 |
| ·主流ADC 设计结构 | 第17-19页 |
| ·Flash ADC 简介 | 第17-18页 |
| ·SAR ADC 简介 | 第18页 |
| ·Sigma-Delta ADC 简介 | 第18-19页 |
| ·Pipeline ADC 简介 | 第19页 |
| ·Pipeline ADC 数字校准意义 | 第19-20页 |
| ·Offline 数字校准原理 | 第20-21页 |
| ·BLMS 数字校准原理 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 ADC 数字校准电路逻辑综合 | 第23-36页 |
| ·逻辑综合原理 | 第23页 |
| ·逻辑综合的设计流程 | 第23-29页 |
| ·逻辑综合环境设置 | 第24-26页 |
| ·逻辑综合约束设计 | 第26-29页 |
| ·数字校准电路逻辑综合的具体实现 | 第29-35页 |
| ·逻辑综合中遇到的问题 | 第29-34页 |
| ·逻辑综合报告与总结 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 ADC 数字校准电路的静态时序分析与形式验证 | 第36-47页 |
| ·静态时序分析原理 | 第36-38页 |
| ·数字校准电路静态时序分析的具体实现 | 第38-42页 |
| ·形式验证原理 | 第42-44页 |
| ·数字校准电路形式验证的具体实现 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 ADC 芯片数字后端版图设计 | 第47-81页 |
| ·数字后端设计流程 | 第47-48页 |
| ·参考库准备 | 第48-51页 |
| ·设计环境的建立 | 第51-53页 |
| ·布局规划设计 | 第53-59页 |
| ·版图总体规划 | 第53-54页 |
| ·电源环设计 | 第54-57页 |
| ·芯片PAD 规划 | 第57-59页 |
| ·版图时序设置 | 第59-62页 |
| ·时钟树综合 | 第62-65页 |
| ·时钟树综合原理 | 第62-63页 |
| ·时钟树综合的具体实现 | 第63-65页 |
| ·布线及手动优化 | 第65-71页 |
| ·布线策略及实现 | 第65-69页 |
| ·APR 工具缺陷及手动优化 | 第69-71页 |
| ·天线效应消除 | 第71-75页 |
| ·天线效应产生原理 | 第71-72页 |
| ·消除天线效应的具体实现 | 第72-75页 |
| ·版图验证 | 第75-80页 |
| ·本章小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| ·总结 | 第81-82页 |
| ·展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 个人简历、攻读硕士学位期间取得的研究成果 | 第86-87页 |