首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--测试和检验论文

基于FDR编码的数字电路测试压缩方法研究

摘要第5-6页
Abstract第6-7页
第1章 绪论第12-18页
    1.1 研究背景及意义第12-13页
    1.2 集成电路测试面临的挑战第13-14页
    1.3 测试数据压缩的国内外研究现状第14-16页
    1.4 本文主要工作第16-17页
    1.5 本文组织结构第17-18页
第2章 集成电路测试理论第18-32页
    2.1 测试的意义第18页
    2.2 测试的原理第18页
    2.3 故障模型第18-20页
        2.3.1 固定故障第19页
        2.3.2 桥接故障第19页
        2.3.3 延时故障第19-20页
    2.4 DFT设计第20-21页
    2.6 测试产生第21-22页
    2.7 测试压缩第22-31页
        2.7.1 基于编码的测试压缩方法第23-27页
        2.7.2 广播式扫描压缩方法第27-30页
        2.7.3 基于线性解压结构的压缩方法第30-31页
    2.8 小结第31-32页
第3章 一种基于FDR的高测试质量测试压缩方法第32-39页
    3.1 测试压缩方案和解压结构第32-34页
    3.2 测试向量/响应重排序方法第34-37页
    3.3 实验结果第37-38页
    3.4 小结第38-39页
第4章 基于扫描树技术与FDR的测试压缩方法第39-48页
    4.1 扫描树技术与FDR编码结合第39-40页
    4.2 提出的测试压缩方法及解压结构第40-41页
    4.3 响应子链重组第41-44页
    4.4 测试向量重排序第44-45页
    4.5 实验结果第45-47页
    4.6 小结第47-48页
结论第48-50页
参考文献第50-54页
致谢第54-55页
附录A 攻读学位期间发表的学术论文第55页

论文共55页,点击 下载论文
上一篇:面向液态金属凝固过程的分子动力学GPU并行化研究与实现
下一篇:厦门市信访工作研究