高密度电路板测试控制器软件设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题研究背景 | 第10-11页 |
| 1.2 国内外研究及应用现状 | 第11-13页 |
| 1.3 课题研究前景与市场 | 第13-14页 |
| 1.4 课题研究主要工作内容 | 第14页 |
| 1.5 论文组织结构 | 第14-16页 |
| 第二章 高密度电路板测试控制器系统总体方案 | 第16-30页 |
| 2.1 边界扫描结构理论 | 第16-22页 |
| 2.1.1 边界扫描测试逻辑结构 | 第16页 |
| 2.1.2 边界扫描测试链 | 第16-18页 |
| 2.1.3 TAP控制器 | 第18-20页 |
| 2.1.4 指令寄存器及指令测试集 | 第20-21页 |
| 2.1.5 数据寄存器 | 第21-22页 |
| 2.2 控制器测试类型 | 第22-24页 |
| 2.3 边界扫描描述语言规范总体介绍 | 第24-26页 |
| 2.4 系统总体方案设计 | 第26-29页 |
| 2.4.1 系统总体设计方案介绍 | 第26-27页 |
| 2.4.2 测试控制器硬件结构设计 | 第27页 |
| 2.4.3 测试控制器软件结构设计 | 第27-28页 |
| 2.4.4 项目开发平台介绍 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 系统软件业务研究 | 第30-54页 |
| 3.1 边界扫描测试文件解析 | 第31-38页 |
| 3.1.1 Alter公司芯片BSDL文件分析 | 第31-34页 |
| 3.1.2 XILINX公司芯片BSDL文件分析 | 第34-36页 |
| 3.1.3 BSDL解析及数据处理模块设计 | 第36-38页 |
| 3.1.4 芯片BSDL文件解析结果验证 | 第38页 |
| 3.2 网表文件解析 | 第38-44页 |
| 3.2.1 Cadence网表解析 | 第39-41页 |
| 3.2.2 PADs网表解析 | 第41-43页 |
| 3.2.3 网表文件处理模块设计 | 第43-44页 |
| 3.3 数据传输处理及模块设计 | 第44-47页 |
| 3.4 结构完备性分析 | 第47-52页 |
| 3.4.1 TAP端口测试 | 第47-48页 |
| 3.4.2 指令寄存器检测 | 第48页 |
| 3.4.3 IDCODE寄存器检测 | 第48-49页 |
| 3.4.4 边界扫描寄存器检测 | 第49-50页 |
| 3.4.5 旁路寄存器检测 | 第50页 |
| 3.4.6 结构完备性测试模块设计 | 第50-52页 |
| 3.5 测试控制模块设计 | 第52-53页 |
| 3.6 本章小结 | 第53-54页 |
| 第四章 互连测试研究 | 第54-68页 |
| 4.1 电路测试的重要性 | 第54-56页 |
| 4.2 互连测试基础 | 第56-61页 |
| 4.2.1 互连测试基本概念 | 第56-60页 |
| 4.2.2 互连测试矩阵模型 | 第60-61页 |
| 4.3 测试故障案例分析 | 第61-65页 |
| 4.3.1 短路故障案例 | 第62-64页 |
| 4.3.2 开路故障案例 | 第64-65页 |
| 4.4 互连测试处理与模块设计 | 第65-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 系统功能测试 | 第68-78页 |
| 5.1 测试控制器和被测电路 | 第68-69页 |
| 5.2 系统联调结果验证 | 第69-77页 |
| 5.2.1 软件界面设计介绍 | 第69-71页 |
| 5.2.2 完备性测试 | 第71页 |
| 5.2.3 芯片实时状态测试 | 第71-72页 |
| 5.2.4 管脚状态设置测试 | 第72-75页 |
| 5.2.5 互连测试 | 第75-77页 |
| 5.3 本章小结 | 第77-78页 |
| 第六章 全文总结与展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 攻读硕士学位期间取得的成果 | 第82-83页 |
