| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-26页 |
| 1.1 电源完整性起因 | 第14-16页 |
| 1.2 电源完整性的研究内容 | 第16-22页 |
| 1.2.1 同时开关噪声 | 第16-17页 |
| 1.2.2 PDN平面建模 | 第17-20页 |
| 1.2.3 去耦电容选择与布局 | 第20-22页 |
| 1.2.4 电磁干扰 | 第22页 |
| 1.3 选题背景及研究内容 | 第22-23页 |
| 1.4 论文组织结构 | 第23-26页 |
| 第二章 电源分配网络结构 | 第26-38页 |
| 2.1 稳压模块 | 第26-28页 |
| 2.2 去耦电容 | 第28-31页 |
| 2.3 电源/地平面 | 第31-35页 |
| 2.4 BGA过孔 | 第35-36页 |
| 2.5 小结 | 第36-38页 |
| 第三章 电源分配网络去耦设计 | 第38-52页 |
| 3.1 电源分配网络的频域去耦设计 | 第38-41页 |
| 3.2 电源分配网络的时域去耦设计 | 第41-43页 |
| 3.3 基于最大时域瞬态噪声的电源分配网络去耦设计 | 第43-49页 |
| 3.3.1 板级电流近似 | 第43-44页 |
| 3.3.2 时域瞬态阻抗 | 第44-47页 |
| 3.3.3 板级电流的合成 | 第47-48页 |
| 3.3.4 最大时域瞬态噪声 | 第48-49页 |
| 3.4 小结 | 第49-52页 |
| 第四章 去耦电容的选择 | 第52-62页 |
| 4.1 去耦时间范围及去耦时间点的确定 | 第52-54页 |
| 4.2 电容的选择标准 | 第54-56页 |
| 4.3 去耦流程 | 第56-57页 |
| 4.4 实例验证 | 第57-61页 |
| 4.5 小结 | 第61-62页 |
| 第五章 总结与展望 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-68页 |
| 作者简介 | 第68-69页 |