2.5Gbps串行接口发送端设计
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-13页 |
| ·研究目的和意义 | 第9-10页 |
| ·国内外研究现状及发展趋势 | 第10-11页 |
| ·本文的结构 | 第11-13页 |
| 第2章 信号完整性分析 | 第13-31页 |
| ·串行链路中信号完整性问题 | 第13-16页 |
| ·反射 | 第13-14页 |
| ·串扰 | 第14-15页 |
| ·过冲和地弹 | 第15-16页 |
| ·EMI 噪声 | 第16页 |
| ·传输线高频损耗 | 第16页 |
| ·传输信道特性分析 | 第16-18页 |
| ·码间干扰（ISI） | 第18-21页 |
| ·串行链路中抖动分析 | 第21-29页 |
| ·抖动分类 | 第21-26页 |
| ·抖动测量 | 第26-29页 |
| ·本章小结 | 第29-31页 |
| 第3章 常用接口电路及均衡技术分析 | 第31-45页 |
| ·接口电路种类 | 第31-36页 |
| ·低压差分信号（LVDS） | 第31-33页 |
| ·电压模逻辑（VML） | 第33-34页 |
| ·电流模逻辑（CML） | 第34-36页 |
| ·均衡技术分析 | 第36-44页 |
| ·时域均衡 | 第36-38页 |
| ·前馈均衡器（FFE） | 第38-40页 |
| ·连续时间线性均衡器（CTLE） | 第40-42页 |
| ·判决反馈均衡器（DFE） | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 第4章 发送端电路设计 | 第45-61页 |
| ·并串转换 | 第47-52页 |
| ·5 分频器设计 | 第47-48页 |
| ·数字域 10:2MUX | 第48-50页 |
| ·模拟域 2:1MUX | 第50-52页 |
| ·驱动电路设计 | 第52-58页 |
| ·CML | 第52-53页 |
| ·DFF | 第53-55页 |
| ·驱动电路主体部分设计 | 第55-58页 |
| ·伪随机码发生器（PRBS） | 第58-59页 |
| ·本章小结 | 第59-61页 |
| 第5章 版图设计 | 第61-69页 |
| ·版图设计要点 | 第61-63页 |
| ·发送端版图设计 | 第63-64页 |
| ·发送端整体版图仿真结果 | 第64-67页 |
| ·本章小结 | 第67-69页 |
| 第6章 总结和展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读学位期间发表论文与研究成果清单 | 第75-77页 |
| 致谢 | 第77-78页 |
