| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 引言 | 第11-14页 |
| ·课题的背景和意义 | 第11-12页 |
| ·边界扫描的基本思想 | 第12页 |
| ·边界扫描的优势和应用前景 | 第12-13页 |
| ·论文结构安排 | 第13-14页 |
| 2 边界扫描技术和IEEE1149.1标准 | 第14-30页 |
| ·边界扫描技术的基本原理 | 第14页 |
| ·边界扫描设备的硬件结构和IEEE1149.1标准 | 第14-16页 |
| ·测试存取通道TAP | 第16-18页 |
| ·TAP控制器 | 第18-23页 |
| ·指令寄存器IR | 第23页 |
| ·测试数据寄存器组 | 第23-27页 |
| ·JTAG指令简介 | 第27-30页 |
| 3 ASIC设计方法与HDL技术 | 第30-34页 |
| ·ASIC设计方法 | 第30-31页 |
| ·HDL技术 | 第31-34页 |
| 4 基于Verilog的JTAG软核设计与验证 | 第34-44页 |
| ·JTAG模块划分 | 第34页 |
| ·JTAG软核的基本结构 | 第34-36页 |
| ·JTAG的RTL级模型设计要求 | 第36页 |
| ·JTAG软核的Verilog模型 | 第36-37页 |
| ·JTAG软核的验证 | 第37-44页 |
| ·功能仿真 | 第37-42页 |
| ·综合及时序仿真 | 第42-44页 |
| 5 逻辑综合 | 第44-60页 |
| ·逻辑综合概述 | 第44-45页 |
| ·ASIC逻辑综合过程 | 第45-57页 |
| ·逻辑综合后仿真 | 第57-60页 |
| 6 版图设计 | 第60-71页 |
| ·基于标准单元的版图设计方法 | 第61-62页 |
| ·自动布局布线 | 第62-66页 |
| ·自动布局布线流程 | 第63-64页 |
| ·布局 | 第64页 |
| ·布线 | 第64-66页 |
| ·JTAG的版图实现 | 第66-68页 |
| ·JTAG版图 | 第66-67页 |
| ·时序分析 | 第67-68页 |
| ·版图验证 | 第68-69页 |
| ·后仿真 | 第69-71页 |
| 7 结论 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 附录 | 第75-76页 |
| 作者简历 | 第76-78页 |
| 学位论文数据集 | 第78-79页 |