| 摘要 | 第1-6页 |
| Abstract | 第6-13页 |
| 第1章 绪论 | 第13-23页 |
| ·数字电路测试 | 第13页 |
| ·基本的电路测试技术和方法 | 第13-17页 |
| ·功能测试和结构测试 | 第13-14页 |
| ·故障模型 | 第14页 |
| ·可测试性分析 | 第14-15页 |
| ·自动测试向量生成 | 第15-16页 |
| ·故障模拟 | 第16-17页 |
| ·可测试性设计 | 第17-19页 |
| ·扫描设计 | 第17-18页 |
| ·内建自测试 | 第18页 |
| ·边界扫描设计 | 第18-19页 |
| ·测试数据压缩 | 第19-20页 |
| ·测试面临的挑战 | 第20-21页 |
| ·低费用低功耗可测试性设计研究现状 | 第21-22页 |
| ·本文主要工作与组织结构 | 第22-23页 |
| 第2章 全扫描测试技术简介 | 第23-33页 |
| ·引言 | 第23页 |
| ·伊利诺伊扫描测试结构 | 第23-24页 |
| ·多扫描链测试结构 | 第24页 |
| ·扫描树技术 | 第24-27页 |
| ·排序技术 | 第27-30页 |
| ·扫描链阻塞技术 | 第30-32页 |
| ·输入冻结技术 | 第32页 |
| ·小结 | 第32-33页 |
| 第3章 测试数据压缩方法 | 第33-39页 |
| ·引言 | 第33页 |
| ·测试压缩基本原理 | 第33页 |
| ·测试激励压缩 | 第33-35页 |
| ·测试响应压缩 | 第35-38页 |
| ·时间域压缩器 | 第35页 |
| ·空间压域缩器 | 第35-36页 |
| ·空间域和时间域混合压缩器 | 第36-38页 |
| ·小结 | 第38-39页 |
| 第4章 并行故障模拟器简介 | 第39-47页 |
| ·引言 | 第39页 |
| ·并行故障模拟算法PROOFS | 第39-43页 |
| ·基础知识 | 第39-42页 |
| ·PROOFS 算法 | 第42-43页 |
| ·并行故障模拟算法HOPE | 第43-46页 |
| ·基本概念 | 第43-44页 |
| ·减少并行模拟的故障数 | 第44-45页 |
| ·故障注入策略 | 第45页 |
| ·故障分组策略 | 第45-46页 |
| ·小结 | 第46-47页 |
| 第5章 基于扩展相容性扫描树结构的低测试响应数据量低布线难度方法 | 第47-55页 |
| ·引言 | 第47页 |
| ·原始扩展相容性扫描构造 | 第47-48页 |
| ·改进的扩展相容性扫描树结构 | 第48-51页 |
| ·扫描单元重新分组 | 第49页 |
| ·分组重新排序 | 第49页 |
| ·扫描树倒置 | 第49-50页 |
| ·扩展相容性扫描树的改进算法 | 第50-51页 |
| ·参数计算方法 | 第51-52页 |
| ·实验结果 | 第52-53页 |
| ·小结 | 第53-55页 |
| 第6章 扩展相容性扫描树中的测试响应压缩器设计 | 第55-61页 |
| ·引言 | 第55页 |
| ·适用于扫描树结构的测试响应压缩器设计 | 第55-58页 |
| ·扩散抑制电路设计 | 第56-57页 |
| ·掩盖信号生成策略 | 第57-58页 |
| ·异或网络构造策略 | 第58页 |
| ·测试响应压缩器的程序实现 | 第58-59页 |
| ·实验结果 | 第59-60页 |
| ·小结 | 第60-61页 |
| 结束语 | 第61-64页 |
| 参考文献 | 第64-70页 |
| 附录A 攻读硕士学位期间发表的论文和参加的项目 | 第70-71页 |
| 致谢 | 第71页 |