| Abstract | 第4-5页 |
| 摘要 | 第6-13页 |
| Chapter 1 Introduction | 第13-28页 |
| 1.1 Background | 第13-19页 |
| 1.1.1 Error-Tolerant Applications | 第13-15页 |
| 1.1.2 Approximate Computing | 第15-19页 |
| 1.2 Motivation and Research Progression | 第19-26页 |
| 1.2.1 Error Modeling and Analysis of Approximate Adders | 第21-22页 |
| 1.2.2 Approximate Logic Synthesis for ASICs | 第22-25页 |
| 1.2.3 Approximate Logic Synthesis for FPGAs | 第25-26页 |
| 1.3 Organization of the Dissertation | 第26-28页 |
| Chapter 2 Error Modeling and Analysis for Approximate Adders | 第28-68页 |
| 2.1 Background and Related Work | 第28-31页 |
| 2.2 Block-based Approximate Adders | 第31-34页 |
| 2.3 Preliminaries | 第34-36页 |
| 2.3.1 Propagate,Generate,and Kill Signals | 第34-35页 |
| 2.3.2 Typical Error Measurement | 第35-36页 |
| 2.4 Calculating Error Rate | 第36-43页 |
| 2.5 Obtaining Error Distribution | 第43-57页 |
| 2.5.1 Error Pattern and Probability. | 第43-54页 |
| 2.5.2 Algorithm to Obtain Error Distribution | 第54-56页 |
| 2.5.3 Time Complexity Analysis | 第56-57页 |
| 2.6 Experimental Results | 第57-67页 |
| 2.6.1 Accuracy Study | 第57-62页 |
| 2.6.2 Runtime Study | 第62-67页 |
| 2.7 Conclusion | 第67-68页 |
| Chapter 3 Approximate Logic Synthesis for ASICs | 第68-115页 |
| 3.1 Related Work | 第68-70页 |
| 3.2 Preliminaries | 第70-71页 |
| 3.3 Basic Idea and Key Operations | 第71-78页 |
| 3.3.1 Generating ASEs for a Node | 第72-73页 |
| 3.3.2 Computing Apparent Error Rate of an ASE | 第73-74页 |
| 3.3.3 Estimating Real Error Rate of an ASE | 第74-75页 |
| 3.3.4 Checking Maximum Error Magnitude Against Threshold | 第75-77页 |
| 3.3.5 Calculating Average Error Magnitude | 第77-78页 |
| 3.4 Algorithms for Error Rate Constraint Only | 第78-86页 |
| 3.4.1 Single-selection Algorithm | 第78-80页 |
| 3.4.2 Multi-selection Algorithm | 第80-86页 |
| 3.5 Algorithms for the Combined Error Rate and Error Magnitude Constraints | 第86-100页 |
| 3.5.1 Algorithm for Error Rate and Maximum Error Magnitude Constraints | 第86-95页 |
| 3.5.2 Algorithm for Error Rate and Average Error Magnitude Constraints | 第95-100页 |
| 3.6 Experimental Results | 第100-112页 |
| 3.6.1 Experimental Results of the Algorithms for Error Rate Constraint Only | 第101-104页 |
| 3.6.2 Experimental Results of the Algorithms for the Combined Error Constraints | 第104-112页 |
| 3.7 Conclusion | 第112-115页 |
| Chapter 4 Approximate Logic Synthesis for FPGAs | 第115-133页 |
| 4.1 Related Works | 第115-116页 |
| 4.2 Preliminaries | 第116-117页 |
| 4.3 Proposed method | 第117-121页 |
| 4.3.1 Basic Idea | 第117-118页 |
| 4.3.2 Techniques for Approximate Logic Synthesis for FPGA | 第118-121页 |
| 4.4 Algorithm | 第121-127页 |
| 4.4.1 Selecting Multiple Transformations | 第122-124页 |
| 4.4.2 Speed-up Techniques | 第124-125页 |
| 4.4.3 Flow of the Proposed Algorithm | 第125-127页 |
| 4.5 Experimental Results | 第127-131页 |
| 4.6 Conclusion | 第131-133页 |
| Chapter 5 Conclusions and Future Works | 第133-139页 |
| 5.1 Conclusions | 第133-136页 |
| 5.2 Future Works | 第136-139页 |
| Bibliography | 第139-148页 |
