高度可靠与安全的道路交通信号机的研究与设计
中文摘要 | 第3-4页 |
Abstract | 第4-5页 |
第一章 引言 | 第8-13页 |
1.1 课题的研究背景及意义 | 第8-9页 |
1.2 国内外研究现状 | 第9-10页 |
1.2.1 国外研究现状 | 第9页 |
1.2.2 国内研究现状 | 第9-10页 |
1.3 交通控制基本理论 | 第10-11页 |
1.4 论文的内容及安排 | 第11-12页 |
1.5 本章小结 | 第12-13页 |
第二章 信号机的安全性与可靠性研究 | 第13-19页 |
2.1 硬件方面的安全性与可靠性研究 | 第13-14页 |
2.2 软件方面的安全性与可靠性研究 | 第14-17页 |
2.3 信号机的安全性与可靠性对策 | 第17-18页 |
2.4 本章小结 | 第18-19页 |
第三章 信号机总体框架设计 | 第19-25页 |
3.1 本课题信号机功能需求 | 第19页 |
3.2 信号机硬件框架设计 | 第19-21页 |
3.2.1 STM32芯片简介 | 第20-21页 |
3.2.2 FPGA安全辅助控制系统简介 | 第21页 |
3.2.3 灯组驱动电路简介 | 第21页 |
3.3 信号机软件框架设计 | 第21-24页 |
3.3.1 μC/OS_Ⅱ实时操作系统简介 | 第21-22页 |
3.3.2 软件框架图 | 第22-24页 |
3.4 本章小结 | 第24-25页 |
第四章 信号机的硬件设计 | 第25-43页 |
4.1 道路交通信号机硬件的整体设计 | 第25-26页 |
4.2 STM32主控系统硬件设计 | 第26-39页 |
4.2.1 STM32主控制器电路 | 第27-28页 |
4.2.2 串口通信电路 | 第28-29页 |
4.2.3 片选电路及片外存储器电路 | 第29-33页 |
4.2.4 网络通信电路 | 第33-35页 |
4.2.5 CAN通信电路 | 第35-36页 |
4.2.6 RTC时钟电路 | 第36-38页 |
4.2.7 电源稳压与过载保护电路 | 第38-39页 |
4.3 FPGA安全辅助控制系统硬件设计 | 第39-41页 |
4.4 测试用灯组驱动与状态检测电路硬件设计 | 第41-42页 |
4.5 电路抗干扰措施 | 第42页 |
4.6 本章小结 | 第42-43页 |
第五章 信号机的软件设计 | 第43-60页 |
5.1 STM32主控系统的软件设计 | 第43-55页 |
5.1.1 高效率的软件结构设计 | 第43-45页 |
5.1.2 主任务 | 第45-46页 |
5.1.3 时间管理任务 | 第46-47页 |
5.1.4 串口通信任务 | 第47-50页 |
5.1.5 路口信号特征数据下载任务 | 第50-52页 |
5.1.6 信号实时控制任务 | 第52-54页 |
5.1.7 实时自检任务 | 第54-55页 |
5.1.8 其他通信任务 | 第55页 |
5.2 FPGA辅助系统及灯组驱动的软件设计 | 第55-59页 |
5.2.1 SPI模块 | 第56页 |
5.2.2 时钟分频模块 | 第56-58页 |
5.2.3 步伐控制模块 | 第58页 |
5.2.4 冲突检测模块 | 第58-59页 |
5.3 本章小结 | 第59-60页 |
第六章 系统调试与分析 | 第60-71页 |
6.1 FPGA安全辅助系统功能调试 | 第60-63页 |
6.1.1 FPGA主要模块仿真测试 | 第60-62页 |
6.1.2 FPGA整体测试 | 第62-63页 |
6.2 STM32主控系统功能调试 | 第63-70页 |
6.2.1 存储器功能测试 | 第64-65页 |
6.2.2 色阶更新测试 | 第65-66页 |
6.2.3 上位机监控测试 | 第66-68页 |
6.2.4 网络通信测试 | 第68-69页 |
6.2.5 CAN通信测试 | 第69-70页 |
6.3 整体联调 | 第70页 |
6.4 本章小结 | 第70-71页 |
总结与展望 | 第71-73页 |
1. 本文的主要工作总结 | 第71-72页 |
2. 本文的后续工作展望 | 第72-73页 |
参考文献 | 第73-76页 |
致谢 | 第76-77页 |
附录 | 第77-79页 |
个人简历、在学期间的研究成果及发表的学术论文 | 第79页 |