基于RapidIO协议下的5Gb/s高速串行数据发送器设计
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 序 | 第8-12页 |
| 1 引言 | 第12-18页 |
| 1.1 课题实现的背景和意义 | 第12-13页 |
| 1.1.1 背景 | 第12-13页 |
| 1.1.2 意义 | 第13页 |
| 1.2 国内外研究现状 | 第13-16页 |
| 1.2.1 国外研究现状 | 第13-14页 |
| 1.2.2 国内研究现状 | 第14-16页 |
| 1.3 本文主要工作 | 第16-17页 |
| 1.4 论文的章节安排 | 第17-18页 |
| 2 高速串行接口数据传输系统概述 | 第18-31页 |
| 2.1 RapidIO协议简介 | 第18页 |
| 2.2 高速串行接口通用架构 | 第18-22页 |
| 2.2.1 发送器的常用结构 | 第19-21页 |
| 2.2.2 电流模发送器 | 第21-22页 |
| 2.3 高速串行接口电路性能评价指标 | 第22-24页 |
| 2.3.1 抖动 | 第23页 |
| 2.3.2 眼图 | 第23-24页 |
| 2.3.3 误码率 | 第24页 |
| 2.4 高速串行接口电路中的传输信道 | 第24-27页 |
| 2.4.1 频率依赖性损耗 | 第25-26页 |
| 2.4.2 反射 | 第26-27页 |
| 2.5 信号完整性与解决方案 | 第27-30页 |
| 2.5.1 阻抗匹配 | 第28页 |
| 2.5.2 编码技术 | 第28-29页 |
| 2.5.3 信道补偿技术 | 第29-30页 |
| 2.6 本章小结 | 第30-31页 |
| 3 5Gb/s高速串行电流模发送器设计 | 第31-53页 |
| 3.1 电流模发送器结构 | 第31-32页 |
| 3.2 预驱动器设计 | 第32-41页 |
| 3.2.1 串化器设计 | 第33-38页 |
| 3.2.2 时钟模块设计 | 第38-41页 |
| 3.3 电流模去加重输出驱动器设计 | 第41-45页 |
| 3.3.1 去加重时的等效电路分析 | 第42-43页 |
| 3.3.2 电流模输出驱动器设计 | 第43-45页 |
| 3.4 带隙基准源设计 | 第45-51页 |
| 3.4.1 带隙电压基准电路工作原理 | 第45页 |
| 3.4.2 带隙电压基准电路性能评价 | 第45-46页 |
| 3.4.3 传统型带隙电压基准电路 | 第46-48页 |
| 3.4.4 电压-电流转换电路设计 | 第48-49页 |
| 3.4.5 带隙基准源整体电路设计 | 第49-51页 |
| 3.5 低压供电电流模输出驱动器设计 | 第51-52页 |
| 3.6 本章小结 | 第52-53页 |
| 4 版图设计和后仿真结果 | 第53-66页 |
| 4.1 版图设计概述 | 第53-60页 |
| 4.1.1 匹配设计 | 第53-56页 |
| 4.1.2 寄生优化设计 | 第56-57页 |
| 4.1.3 抗干扰设计 | 第57页 |
| 4.1.4 可靠性设计 | 第57-59页 |
| 4.1.5 深亚微米版图设计注意事项 | 第59-60页 |
| 4.2 5Gb/s电流模发送器的版图设计 | 第60-61页 |
| 4.3 带隙基准源的版图设计 | 第61-62页 |
| 4.4 低压供电输出驱动器的版图设计 | 第62页 |
| 4.5 后仿真验证 | 第62-65页 |
| 4.5.1 5Gb/s电流模发送器的后仿真验证 | 第62-63页 |
| 4.5.2 带隙基准源的后仿真验证 | 第63-64页 |
| 4.5.3 低压供电输出驱动器的后仿真验证 | 第64-65页 |
| 4.6 本章小结 | 第65-66页 |
| 5 测试分析 | 第66-69页 |
| 5.1 测试方案 | 第66-67页 |
| 5.2 测试结果与性能分析对比 | 第67-68页 |
| 5.3 本章小结 | 第68-69页 |
| 6 总结与展望 | 第69-71页 |
| 6.1 总结 | 第69-70页 |
| 6.2 展望 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第75-77页 |
| 学位论文数据集 | 第77页 |
