基于FPGA的感应同步器信号解算系统的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题研究的背景及意义 | 第9-10页 |
| 1.2 感应同步器测角系统发展概况 | 第10-12页 |
| 1.2.1 感应同步器测角系统的发展历史 | 第10-11页 |
| 1.2.2 感应同步器测角系统的发展现状 | 第11页 |
| 1.2.3 感应同步器测角系统的发展趋势 | 第11-12页 |
| 1.3 论文主要内容及章节安排 | 第12-13页 |
| 第2章 感应同步器工作原理及信号解算方案研究 | 第13-21页 |
| 2.1 引言 | 第13页 |
| 2.2 感应同步器工作原理分析 | 第13-16页 |
| 2.2.1 感应同步器结构及测角原理分析 | 第13-14页 |
| 2.2.2 感应同步器运行方式分析 | 第14-16页 |
| 2.3 感应同步器信号解算方案研究 | 第16-19页 |
| 2.3.1 反正切法 | 第16页 |
| 2.3.2 脉冲计数法 | 第16-17页 |
| 2.3.3 解调解码法 | 第17-18页 |
| 2.3.4 反馈补偿法 | 第18-19页 |
| 2.3.5 鉴相FFT法 | 第19页 |
| 2.4 确定本课题解算方案 | 第19-20页 |
| 2.5 本章小结 | 第20-21页 |
| 第3章 感应同步器测角系统硬件电路设计 | 第21-37页 |
| 3.1 引言 | 第21页 |
| 3.2 硬件设计整体方案 | 第21-22页 |
| 3.3 各模块设计 | 第22-36页 |
| 3.3.1 模拟电路部分 | 第22-28页 |
| 3.3.2 数字电路部分 | 第28-33页 |
| 3.3.3 电源部分 | 第33-35页 |
| 3.3.4 布局布线考虑 | 第35-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第4章 基于FPGA实现反正切法测角 | 第37-57页 |
| 4.1 引言 | 第37页 |
| 4.2 基于FPGA实现反正切法测角的整体方案 | 第37页 |
| 4.3 基于FPGA的FIR滤波器设计 | 第37-44页 |
| 4.4 基于FPGA实现反正切运算 | 第44-49页 |
| 4.4.1 CORDIC算法的原理 | 第44-45页 |
| 4.4.2 基于CORDIC算法的反正切模块设计 | 第45-49页 |
| 4.5 A/D采样控制模块设计 | 第49-51页 |
| 4.6 预处理模块设计 | 第51-53页 |
| 4.7 周期计数模块设计 | 第53页 |
| 4.8 后处理模块及绝对角度计算模块设计 | 第53-54页 |
| 4.9 利用Nios ii软核实现的部分 | 第54-55页 |
| 4.10 FPGA内部各模块整体连接图 | 第55-56页 |
| 4.11 本章小结 | 第56-57页 |
| 第5章 测角系统调试 | 第57-65页 |
| 5.1 引言 | 第57页 |
| 5.2 分模块调试 | 第57-63页 |
| 5.2.1 电源模块测试 | 第57页 |
| 5.2.2 激磁模块调试 | 第57-59页 |
| 5.2.3 放大模块调试 | 第59-60页 |
| 5.2.4 FPGA及其外围电路调试 | 第60-61页 |
| 5.2.5 A/D模块调试 | 第61-62页 |
| 5.2.6 验证FIR滤波器效果 | 第62-63页 |
| 5.3 整体调试 | 第63-64页 |
| 5.4 本章小结 | 第64-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 攻读硕士学位期间发表的论文及其他成果 | 第69-71页 |
| 致谢 | 第71页 |
