| 致谢 | 第1-6页 |
| 摘要 | 第6-8页 |
| Abstract | 第8-13页 |
| 图目录 | 第13-16页 |
| 表目录 | 第16-17页 |
| 第一章 前言 | 第17-32页 |
| ·引言 | 第17-19页 |
| ·研究背景 | 第19-29页 |
| ·集成电路制造工艺流程 | 第19-21页 |
| ·集成电路的成本与成品率 | 第21-22页 |
| ·成品率缺失 | 第22-25页 |
| ·测试芯片设计面临的问题 | 第25-26页 |
| ·多项目晶圆及其对成品率的影响 | 第26-28页 |
| ·多项目晶圆成品率提升 | 第28-29页 |
| ·研究内容、创新点及论文安排 | 第29-30页 |
| ·论文章节安排 | 第30-32页 |
| 第二章 测试芯片的现状、发展趋势与挑战 | 第32-48页 |
| ·测试芯片的角色地位和重要性 | 第32-35页 |
| ·测试芯片的基本结构—测试结构 | 第35-36页 |
| ·测试结构类型及其特点 | 第36-37页 |
| ·测试芯片的现状 | 第37-40页 |
| ·测试芯片的电学测试和标准测试设备 | 第40-41页 |
| ·测试芯片的发展趋势 | 第41-44页 |
| ·测试芯片设计面临的挑战 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第三章 测试芯片自动化设计建模及自动化工具架构 | 第48-76页 |
| ·测试结构特点分析 | 第48-51页 |
| ·测试结构参数化建模 | 第51-56页 |
| ·测试结构版图生成器 | 第56-65页 |
| ·测试结构版图生成器架构 | 第57页 |
| ·版图生成器输入参数类型 | 第57-58页 |
| ·约束类型及违法约束 | 第58-60页 |
| ·版图运算操作类型 | 第60-61页 |
| ·实例演示 | 第61-65页 |
| ·自动化设计工具架构及其设计流程 | 第65-67页 |
| ·测试芯片自动化布局、布线 | 第67-72页 |
| ·布局布线模型 | 第67-69页 |
| ·绕线算法及实现 | 第69-72页 |
| ·版图自动化设计工具实验结果 | 第72-74页 |
| ·测试芯片验证 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第四章 模块化设计及其在二维测试结构阵列自动化设计中的应用 | 第76-92页 |
| ·引言 | 第76-77页 |
| ·可寻址测试芯片架构 | 第77-79页 |
| ·可寻址测试芯片基本结构 | 第79-80页 |
| ·基本结构模块化建模 | 第80-82页 |
| ·模块化单元的自动化设计 | 第82-83页 |
| ·基于模块化单元的可寻址测试芯片实现 | 第83-87页 |
| ·物理失效分析及工艺缺陷监测实验结果 | 第87-90页 |
| ·本章小结 | 第90-92页 |
| 第五章 提升多项目晶圆芯片成品率的布局规划设计 | 第92-118页 |
| ·多项目晶圆 | 第92-94页 |
| ·多项目晶圆中切割对成品率的影响 | 第94-96页 |
| ·多项目晶圆布局规划研究 | 第96-101页 |
| ·可切割布局规划的表达方式 | 第97-99页 |
| ·可切割布局规划的优化目标 | 第99-100页 |
| ·基于模拟退火算法的可切割布局规划设计方法 | 第100-101页 |
| ·多项目晶圆减小切割损耗的布局规划设计 | 第101-107页 |
| ·设计流程 | 第102-103页 |
| ·切割损坏的认定切割组的引入 | 第103-105页 |
| ·总目标方程的确定 | 第105-107页 |
| ·模拟退火算法实现 | 第107-111页 |
| ·多项目晶圆减小切割损耗的布局实现及实验结果 | 第111-116页 |
| ·本章小结 | 第116-118页 |
| 第六章 结束语 | 第118-121页 |
| ·论文总结 | 第118-119页 |
| ·今后工作展望 | 第119-121页 |
| 附录一、版图生成器中各种版图操作类型 | 第121-133页 |
| 参考文献 | 第133-138页 |
| 攻读学位期间发表/录用的学术论文 | 第138页 |
| 攻读学位期间授权的发明专利 | 第138页 |