导航卫星时钟的锁相环技术
摘要 | 第1-4页 |
Abstract | 第4-7页 |
第一章 绪论 | 第7-11页 |
·选题的背景及意义 | 第7页 |
·锁相环技术的发展 | 第7-8页 |
·本论文研究内容与安排 | 第8-11页 |
第二章 导航卫星的时频生成与保持系统 | 第11-29页 |
·卫星导航系统的重要作用 | 第11-12页 |
·全球卫星导航系统分析 | 第12-16页 |
·美国 GPS 卫星导航系统 | 第12-13页 |
·俄罗斯 GLONASS 卫星导航系统 | 第13页 |
·欧洲 GALILEO 卫星导航系统 | 第13-14页 |
·中国北斗卫星导航系统 | 第14-16页 |
·时频生成与保持技术研究现状 | 第16-17页 |
·时频生成与保持技术的主要内容 | 第17-26页 |
·频率源处理部分 | 第18-21页 |
·时间同步部分 | 第21-22页 |
·原子钟的补偿处理部分 | 第22-26页 |
·锁相环在时频生成与保持系统中的作用 | 第26-27页 |
·本章小结 | 第27-29页 |
第三章 锁相环的基本原理 | 第29-39页 |
·模拟锁相环的基本原理 | 第29-34页 |
·模拟锁相环的工作原理 | 第29-31页 |
·模拟锁相环的电路结构 | 第31-34页 |
·数字锁相环的基本原理 | 第34-37页 |
·数字锁相环的工作原理 | 第34页 |
·数字锁相环的电路结构 | 第34-37页 |
·模拟锁相环和数字锁相环对比 | 第37页 |
·本章小结 | 第37-39页 |
第四章 锁相环在卫星时频生成与保持中的应用 | 第39-57页 |
·系统整体介绍 | 第39-40页 |
·硬件部分 | 第40-46页 |
·信号切换模块 | 第40-41页 |
·数字鉴相模块 | 第41-43页 |
·ADC 及 MCU 控制模块 | 第43-46页 |
·DAC 及高稳 VCXO 模块 | 第46页 |
·软件部分 | 第46-48页 |
·实验结果及分析 | 第48-55页 |
·铷钟锁定高稳 VCXO | 第48-51页 |
·晶振锁定高稳 VCXO | 第51-55页 |
·本章小结 | 第55-57页 |
第五章 锁相环在时频同步中的应用 | 第57-75页 |
·GPS 锁晶振的目的及意义 | 第57-58页 |
·GPS 锁晶振整体介绍 | 第58-59页 |
·GPS 锁晶振硬件部分 | 第59-65页 |
·MCU 模块 | 第59-61页 |
·FPGA 模块 | 第61-62页 |
·DAC 模块 | 第62-63页 |
·OCXO 模块 | 第63页 |
·TDC 模块 | 第63-65页 |
·GPS 锁晶振软件部分 | 第65-68页 |
·FPGA 软件模块 | 第65-66页 |
·MCU 软件模块 | 第66-68页 |
·GPS 锁晶振实验结果分析 | 第68-73页 |
·本章小结 | 第73-75页 |
结束语 | 第75-77页 |
致谢 | 第77-79页 |
参考文献 | 第79-83页 |
在读期间研究成果 | 第83-85页 |
附录 A | 第85-87页 |
附录 B | 第87-89页 |