| 摘要 | 第1-3页 |
| ABSTRACT | 第3-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题研究背景及意义 | 第8-9页 |
| ·国内外研究现状和发展趋势 | 第9-10页 |
| ·本文研究的主要内容 | 第10-12页 |
| 第2章 基本原理及常用算法 | 第12-22页 |
| ·信息量和信息熵 | 第12页 |
| ·有损压缩和无损压缩 | 第12-13页 |
| ·LZW算法 | 第13-19页 |
| ·优缺点概述 | 第13-15页 |
| ·LZW算法基本流程图 | 第15-16页 |
| ·LZW压缩算法描述 | 第16页 |
| ·LZW解压缩算法描述 | 第16-19页 |
| ·LZ77算法 | 第19页 |
| ·HUFFMAN编码算法 | 第19-20页 |
| ·JPEG-LS中的LOCO-I算法 | 第20-21页 |
| ·小结 | 第21-22页 |
| 第3章 LZW算法的基于VLSI体系结构的设计和模块实现 | 第22-42页 |
| ·压缩器总体框图 | 第22页 |
| ·硬件实现和软件实现的区别 | 第22-24页 |
| ·体系结构的划分 | 第24页 |
| ·数据输入部分 | 第24-25页 |
| ·字典设计策略 | 第25-32页 |
| ·字典的总体框图 | 第26页 |
| ·基本策略 | 第26-27页 |
| ·一个通用的存储体(entry) | 第27-29页 |
| ·存储页(Page) | 第29-30页 |
| ·小字典 | 第30-32页 |
| ·并行的查找方法 | 第32页 |
| ·字典序和匹配串地址的生成 | 第32-38页 |
| ·匹配地址的生成 | 第33-35页 |
| ·dic256_index_addr,dic128_index_addr,dic64_index_addr三个模块 | 第35-36页 |
| ·字典序用及code的生成 | 第36-38页 |
| ·字典更新策略 | 第38-39页 |
| ·可配置寄存器模块的设计 | 第39-42页 |
| ·Logic BIST控制寄存器 | 第40页 |
| ·Input CRC Enable寄存器 | 第40-41页 |
| ·Configuration寄存器 | 第41-42页 |
| 第4章 C++模型的实现和功能的测试 | 第42-57页 |
| ·C++模型实现的必要性 | 第42页 |
| ·C++模型的具体实现 | 第42-46页 |
| ·字典类(dictionary class)的实现 | 第43-45页 |
| ·压缩解压子程序的实现 | 第45-46页 |
| ·利用C++模型对功能正确性进行测试 | 第46-47页 |
| ·利用C++模型确定字典划分的方法 | 第47-52页 |
| ·1k地址空间几种典型的字典划分方法 | 第47-48页 |
| ·不同字典划分方法的压缩效果和存储资源占用对比 | 第48-52页 |
| ·基于BIST的测试 | 第52-57页 |
| ·用LFSR实现PRPG | 第52-53页 |
| ·BIST构架 | 第53-54页 |
| ·BIST Checker(CRC Checker) | 第54-57页 |
| 第5章 系统仿真和综合结果分析 | 第57-64页 |
| ·验证环境的搭建和用VCS实现系统的功能仿真 | 第57-60页 |
| ·综合结果分析 | 第60-62页 |
| ·时序分析 | 第60页 |
| ·占用资源情况分析 | 第60-62页 |
| ·综合后得到的顶层RTL视图 | 第62页 |
| ·性能分析 | 第62-64页 |
| ·本设计的性能指标 | 第62-63页 |
| ·处理能力同软件的比较 | 第63页 |
| ·处理能力同其他硬件压缩器的比较 | 第63-64页 |
| 第6章 总结和展望 | 第64-67页 |
| ·总结 | 第64-66页 |
| ·展望 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70页 |
