首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--专用集成电路论文

YHFT-DX芯片关键模块的物理设计

摘要第1-10页
ABSTRACT第10-11页
第一章 绪论第11-16页
   ·课题研究背景第11-13页
   ·课题研究内容第13-14页
   ·论文结构第14-16页
第二章 YHFT-DX 关键模块物理设计的主要流程第16-29页
   ·半定制与全定制结合的物理设计流程第16-21页
     ·全定制设计流程第17-19页
     ·布局布线流程第19-21页
   ·硬宏单元参考库设计第21-23页
   ·时序建模技术第23-28页
     ·时序模型的分类第23-24页
     ·Liberty 文档简介第24-26页
     ·快速时序建模技术第26-28页
   ·小结第28-29页
第三章 地址计算部件的物理设计第29-40页
   ·地址计算部件的定制模块设计第29-32页
   ·地址计算部件定制单元的时序建模第32-34页
   ·地址计算部件参考库的建立第34-36页
   ·地址计算部件的布局布线第36-39页
   ·小结第39-40页
第四章 寄存器文件定向通路模块的全定制设计第40-48页
   ·寄存器文件的结构第40-41页
   ·定向通路的全定制设计第41-46页
     ·译码模块电路设计第41-42页
     ·数据选择模块电路设计与优化第42-45页
     ·定向通路的版图设计第45-46页
   ·版图验证第46-47页
   ·小结第47-48页
第五章 两级 Cache 模块的物理设计第48-66页
   ·两级 Cache 功能第48-49页
   ·两级 Cache 的布局规划第49-53页
     ·宏单元布局规划第49-51页
     ·电源地网格设计第51-53页
   ·串扰优化第53-54页
   ·天线效应第54-56页
   ·时钟树综合第56-62页
     ·时钟树综合简介及时钟不确定性第56-59页
     ·时钟树综合流程第59页
     ·时钟树综合方法及平衡时钟相位技术第59-62页
   ·标准单元布局优化算法第62页
   ·布线第62-65页
   ·两级 Cache 模块的性能分析第65页
   ·小结第65-66页
第六章 结束语第66-68页
   ·本文总结第66-67页
   ·工作展望第67-68页
致谢第68-69页
参考文献第69-72页
作者在学期间取得的学术成果第72页

论文共72页,点击 下载论文
上一篇:一种基于JTAG标准的X-DSP芯片调试/测试部件的设计与实现
下一篇:基于0.18μmCMOS工艺的2.4GHz低噪声放大器的设计与实现