| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 前言 | 第8-11页 |
| 1.1 本文的研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 本文主要研究内容 | 第10-11页 |
| 2 ESD 原理和 ESD 防护器件 | 第11-23页 |
| 2.1 ESD 的成因 | 第11-12页 |
| 2.2 ESD 失效模式及失效机理 | 第12-13页 |
| 2.2.1 ESD 失效模式 | 第12-13页 |
| 2.2.2 ESD 下器件的失效机理 | 第13页 |
| 2.3 ESD 模型 | 第13-19页 |
| 2.3.1 HBM 模式 | 第14-15页 |
| 2.3.2 MM 模式 | 第15-17页 |
| 2.3.3 CDM 模式 | 第17-19页 |
| 2.3.4 FIM 模式 | 第19页 |
| 2.4 ESD 基本防护器件 | 第19-23页 |
| 2.4.1 电阻 | 第19-20页 |
| 2.4.2 二极管 | 第20-21页 |
| 2.4.3 双极型晶体管 | 第21-23页 |
| 3 基于 SCR 的集成电路的静电防护技术 | 第23-30页 |
| 3.1 SCR 的工作原理 | 第23-24页 |
| 3.2 SCR 器件的改进措施 | 第24-26页 |
| 3.3 对称式 SCR 防护器件研究与测试验证 | 第26-30页 |
| 3.3.1 结构描述 | 第26-27页 |
| 3.3.2 数据测试和原理分析 | 第27-30页 |
| 4 全芯片防护设计 | 第30-39页 |
| 4.1 内部电路异常损伤问题 | 第30-32页 |
| 4.2 Power Clamp 电路防护设计 | 第32-37页 |
| 4.2.1 spice 模拟 | 第33-35页 |
| 4.2.2 RC 触发的 ESD 防护结构 | 第35-36页 |
| 4.2.3 二极管串的 Power Clamp 电路 | 第36-37页 |
| 4.3 芯片整体版图设计 | 第37-39页 |
| 5 全芯片 ESD 测试 | 第39-42页 |
| 5.1 ESD 判断标准 | 第39-40页 |
| 5.1.1 观察对比 | 第39页 |
| 5.1.2 I-V 特性曲线漂移标准 | 第39-40页 |
| 5.2 ESD 测试结果及分析 | 第40-41页 |
| 5.2.1 ESD 测试结果 | 第40-41页 |
| 5.2.2 效果对比分析 | 第41页 |
| 5.3 本章小结 | 第41-42页 |
| 6 总结与展望 | 第42-43页 |
| 参考文献 | 第43-45页 |