纳米工艺抗辐射加固集成电路设计研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 研究背景及意义 | 第16-20页 |
| 1.2 研究现状 | 第20-22页 |
| 1.3 研究内容及创新点 | 第22-23页 |
| 1.4 论文组织结构 | 第23-24页 |
| 第二章 软错误背景知识及评估工具 | 第24-35页 |
| 2.1 辐射环境 | 第24-27页 |
| 2.1.1 空间辐射环境 | 第24-26页 |
| 2.1.2 大气辐射环境 | 第26-27页 |
| 2.1.3 核辐射环境 | 第27页 |
| 2.1.4 其他辐射环境 | 第27页 |
| 2.2 单粒子效应 | 第27-32页 |
| 2.2.1 单粒子效应机理 | 第28-29页 |
| 2.2.2 单粒子效应分类 | 第29页 |
| 2.2.3 单粒子效应模型 | 第29-31页 |
| 2.2.4 单粒子翻转和单粒子瞬态的影响 | 第31-32页 |
| 2.3 EDA仿真工具 | 第32-33页 |
| 2.3.1 HSPICE | 第32-33页 |
| 2.3.2 MonteCarlo仿真 | 第33页 |
| 2.4 本章小结 | 第33-35页 |
| 第三章 抗辐射加固锁存器设计方法介绍 | 第35-47页 |
| 3.1 标准静态锁存器 | 第36-37页 |
| 3.2 抗SET加固设计方法 | 第37-39页 |
| 3.2.1 基于延迟单元的冗余电路 | 第37页 |
| 3.2.2 基于C单元的时间冗余电路 | 第37-38页 |
| 3.2.3 CVSL门 | 第38-39页 |
| 3.3 抗SEU加固设计方法 | 第39-42页 |
| 3.3.1 三模冗余加固方案 | 第39-40页 |
| 3.3.2 基于C单元的双模冗余加固方案 | 第40-41页 |
| 3.3.3 基于C单元的冗余反馈回路加固方案 | 第41页 |
| 3.3.4 基于检错纠错电路加固方案 | 第41-42页 |
| 3.4 抗SEU/SET加固设计方法 | 第42-46页 |
| 3.4.1 基于时空的三模冗余技术 | 第42-43页 |
| 3.4.2 基于施密特触发器的脉冲过滤技术 | 第43-44页 |
| 3.4.3 LCHR锁存器 | 第44-45页 |
| 3.4.4 LSEH-1和LSEH-2锁存器 | 第45-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 本文提出的加固锁存器结构 | 第47-59页 |
| 4.1 提出的加固锁存器结构 | 第47-50页 |
| 4.1.1 电路结构 | 第47-48页 |
| 4.1.2 透明期的工作原理及抗SET原理 | 第48-49页 |
| 4.1.3 锁存器的工作原理及抗SEU原理 | 第49-50页 |
| 4.2 仿真实验 | 第50-52页 |
| 4.2.1 正常工作情形 | 第50页 |
| 4.2.2 SET故障注入 | 第50-51页 |
| 4.2.3 SEU故障注入 | 第51-52页 |
| 4.3 加固设计综合比较 | 第52-58页 |
| 4.3.1 加固能力比较 | 第53页 |
| 4.3.2 性能与开销比较 | 第53-54页 |
| 4.3.3 PVT波动对锁存器性能的影响 | 第54-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 全文总结 | 第59页 |
| 5.2 工作展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士期间的学术活动及成果情况 | 第65页 |
