微控制器外设子系统设计与验证研究
摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第10-12页 |
1.1 论文选题背景及意义 | 第10页 |
1.2 微控制器的发展及应用现状 | 第10-11页 |
1.3 本论文内容安排 | 第11-12页 |
第二章 外设子系统组成及使用协议简介 | 第12-18页 |
2.1 外设子系统组成 | 第12页 |
2.2 UART 协议简介 | 第12-13页 |
2.3 SMBUS 协议简介 | 第13-15页 |
2.4 SPI 协议简介 | 第15-16页 |
2.5 本章小结 | 第16-18页 |
第三章 外设子系统设计 | 第18-46页 |
3.1 外设与内核的接口机制 | 第18-19页 |
3.1.1 内核对外设控制机制 | 第18-19页 |
3.1.2 外设与内核通信机制 | 第19页 |
3.2 UART 端口设计 | 第19-24页 |
3.2.1 UART 端口 SFR 说明 | 第19-21页 |
3.2.2 UART 端口设计实现 | 第21-24页 |
3.3 SMBUS 端口设计 | 第24-33页 |
3.3.1 SMBUS 端口 SFR 说明 | 第24-26页 |
3.3.2 SMBUS 端口设计实现 | 第26-33页 |
3.4 SPI 端口设计 | 第33-36页 |
3.4.1 SPI 端口 SFR 说明 | 第33-35页 |
3.4.2 SPI 端口设计实现 | 第35-36页 |
3.5 可编程计数器阵列设计 | 第36-40页 |
3.5.1 可编程计数器阵列功能简介 | 第36-38页 |
3.5.2 可编程计数器阵列 SFR 说明 | 第38-39页 |
3.5.3 可编程计数器阵列设计实现 | 第39-40页 |
3.6 定时器设计 | 第40-43页 |
3.6.1 定时器 0/1 设计 | 第41-42页 |
3.6.2 定时器 2/4 设计 | 第42-43页 |
3.6.3 定时器 3 设计 | 第43页 |
3.7 优先级编码器设计 | 第43-45页 |
3.8 本章小结 | 第45-46页 |
第四章 外设子系统功能验证 | 第46-70页 |
4.1 验证计划 | 第46-56页 |
4.1.1 验证对象的层次划分 | 第46-48页 |
4.1.2 使用的验证方法学 | 第48-49页 |
4.1.3 单元级验证测试点划分 | 第49-55页 |
4.1.4 子系统级验证测试点划分 | 第55-56页 |
4.2 验证平台设计 | 第56-60页 |
4.2.1 测试挽具 | 第57-58页 |
4.2.2 全局复位信号产生模块 | 第58页 |
4.2.3 中断服务程序 | 第58-59页 |
4.2.4 硬件隔离层 | 第59-60页 |
4.2.5 参考模型 | 第60页 |
4.3 基于断言技术的验证组件 | 第60-64页 |
4.3.1 基于断言的验证简介 | 第60-61页 |
4.3.2 端口协议 SVA 检验器 | 第61-63页 |
4.3.3 中断信号 SVA 检验器 | 第63-64页 |
4.3.4 状态机 SVA 检验器 | 第64页 |
4.4 测试用例与验证完备性分析 | 第64-65页 |
4.4.1 编写测试用例 | 第64-65页 |
4.4.2 验证完备性分析 | 第65页 |
4.5 基于 FPGA 的系统级集成验证 | 第65-68页 |
4.5.1 FPGA 验证平台介绍 | 第66页 |
4.5.2 FPGA 移植 | 第66-67页 |
4.5.3 FPGA 验证方案 | 第67-68页 |
4.6 本章小结 | 第68-70页 |
第五章 微控制器的物理设计 | 第70-84页 |
5.1 深亚微米下设计流程与主要问题 | 第70-71页 |
5.2 主要工具介绍 | 第71-74页 |
5.3 物理设计流程 | 第74-82页 |
5.3.1 数据准备 | 第74-75页 |
5.3.2 IP 布图规划 | 第75-78页 |
5.3.3 标准单元布局 | 第78-79页 |
5.3.4 时钟网络设计 | 第79-80页 |
5.3.5 布线 | 第80-81页 |
5.3.6 添加填充单元 | 第81-82页 |
5.4 本章小结 | 第82-84页 |
第六章 结束语 | 第84-86页 |
致谢 | 第86-88页 |
参考文献 | 第88-90页 |
研究成果 | 第90-91页 |