基于JTAG接口电路测试系统的上位机软件设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 边界扫描测试研究现状 | 第11-12页 |
| 1.3 本文主要研究内容 | 第12页 |
| 1.4 文章组织结构 | 第12-13页 |
| 第二章 边界扫描原理及关键技术研究 | 第13-27页 |
| 2.1 边界扫描总体结构 | 第13页 |
| 2.2 TAP端 | 第13-14页 |
| 2.3 TAP控制器 | 第14-15页 |
| 2.4 指令寄存器 | 第15-16页 |
| 2.5 数据寄存器 | 第16-19页 |
| 2.5.1 边界扫描寄存器 | 第16-17页 |
| 2.5.2 旁路寄存器 | 第17页 |
| 2.5.3 器件标识寄存器 | 第17-18页 |
| 2.5.4 指令 | 第18-19页 |
| 2.6 测试文件分析 | 第19-23页 |
| 2.6.1 网表文件分析 | 第19-20页 |
| 2.6.2 BSDL文件分析 | 第20-23页 |
| 2.7 板级边界扫描测试基础理论 | 第23-27页 |
| 2.7.1 板级边界扫描测试电路扩展 | 第23-25页 |
| 2.7.2 边界扫描测试流程 | 第25-27页 |
| 第三章 边界扫描测试系统的需求分析及总体设计 | 第27-31页 |
| 3.1 边界扫描系统的总体结构 | 第27页 |
| 3.2 边界扫描测试软件总体方案 | 第27-31页 |
| 3.2.1 软件需求分析 | 第27-28页 |
| 3.2.2 软件编程平台简介 | 第28-29页 |
| 3.2.3 软件功能模块划分 | 第29-31页 |
| 第四章 边界扫描测试软件设计 | 第31-61页 |
| 4.1 BSDL文件处理模块 | 第31-45页 |
| 4.1.1 BSDL文件处理模块的封装 | 第31-33页 |
| 4.1.2 BSDL文件信息读取 | 第33-42页 |
| 4.1.3 BSDL文件信息可视化处理 | 第42-45页 |
| 4.2 网表文件处理模块 | 第45-49页 |
| 4.2.1 整体模块的封装 | 第45-46页 |
| 4.2.2 网表文件读取 | 第46-49页 |
| 4.3 测试矢量生成模块 | 第49-51页 |
| 4.3.1 整体模块封装 | 第49-50页 |
| 4.3.2 获取芯片ID码 | 第50页 |
| 4.3.3 实时获取芯片管脚状态 | 第50-51页 |
| 4.3.4 设置芯片管脚状态 | 第51页 |
| 4.4 USB通信模块 | 第51-54页 |
| 4.4.1 整体模块封装 | 第51-52页 |
| 4.4.2 上位机与硬件控制器通信协议简介 | 第52-53页 |
| 4.4.3 Cypress CyAPI简介 | 第53页 |
| 4.4.4 USB设备即插即用支持 | 第53-54页 |
| 4.5 项目管理与界面部分设计 | 第54-61页 |
| 4.5.1 软件界面设计 | 第54-55页 |
| 4.5.2 软件界面介绍 | 第55-57页 |
| 4.5.3 测试工程管理 | 第57-59页 |
| 4.5.4 测试工程可移植性 | 第59-61页 |
| 第五章 程序调试及功能验证 | 第61-72页 |
| 5.1 BSDL文件信息的读取与处理模块功能验证 | 第61-63页 |
| 5.2 上位机软件与硬件联调结果验证 | 第63-71页 |
| 5.2.1 ID码指令结果验证 | 第65-67页 |
| 5.2.2 采样指令结果验证 | 第67-70页 |
| 5.2.3 芯片管脚状态设置结果验证 | 第70-71页 |
| 5.3 软件性能测试 | 第71-72页 |
| 第六章 全文总结与展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
