| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-20页 |
| 1.1 SOI 技术的发展概述 | 第8-9页 |
| 1.2 SOI 高压功率器件横向耐压技术研究现状 | 第9-15页 |
| 1.2.1 场板技术 | 第9-10页 |
| 1.2.2 RESURF SOI 器件结构 | 第10-12页 |
| 1.2.3 VLD SOI 器件结构 | 第12页 |
| 1.2.4 VLT SOI 器件结构 | 第12-13页 |
| 1.2.5 沟槽型场氧 SOI 器件结构 | 第13-14页 |
| 1.2.6 变埋氧层厚度 SOI 器件结构 | 第14页 |
| 1.2.7 Supper Junction SOI 器件结构 | 第14-15页 |
| 1.3 SOI 高压功率器件纵向耐压技术研究现状 | 第15-19页 |
| 1.3.1 超薄 SOI 技术 | 第15-16页 |
| 1.3.2 界面电荷技术 | 第16-18页 |
| 1.3.3 低 K 介质层技术 | 第18-19页 |
| 1.4 本文的主要工作 | 第19-20页 |
| 第二章 P+P-top SOI D-RESURF LDMOS | 第20-39页 |
| 2.1 P+P-top SOI D-RESURF LDMOS 结构 | 第20-21页 |
| 2.2 P+P-top SOI D-RESURF LDMOS 工作机理 | 第21-22页 |
| 2.3 P+P-top SOI D-RESURF LDMOS 的击穿特性 | 第22-27页 |
| 2.3.1 P+区厚度 Tp对击穿电压的影响 | 第23-24页 |
| 2.3.2 P+区长度 Lp对击穿电压的影响 | 第24-25页 |
| 2.3.3 P+区到 P-well 区距离 L1对击穿电压的影响 | 第25-26页 |
| 2.3.4 P-top 层结构参数对击穿电压的影响 | 第26-27页 |
| 2.4 P+P-top SOI D-RESURF LDMOS 的导通特性 | 第27-33页 |
| 2.4.1 P+区厚度 Tp对导通电阻的影响 | 第28-29页 |
| 2.4.2 P+区长度 Lp对导通特性的影响 | 第29-30页 |
| 2.4.3 P+区到 P-well 区距离 L1对导通特性的影响 | 第30-31页 |
| 2.4.4 P-top 层结构参数对导通特性的影响 | 第31-33页 |
| 2.5 P+P-top SOI D-RESURF LDMOS 性能优化 | 第33-37页 |
| 2.5.1 P+区结构参数对 FOM 值的影响 | 第33-35页 |
| 2.5.2 P-top 层结构参数对 FOM 值的影响 | 第35-37页 |
| 2.6 本章小结 | 第37-39页 |
| 第三章 P+P-top SOI D-RESURF LDMOS 工艺设计及优化 | 第39-47页 |
| 3.1 CMOS 兼容工艺方案 | 第39-40页 |
| 3.2 工艺模拟与工艺条件优化 | 第40-46页 |
| 3.2.1 SOI 衬底制备 | 第41页 |
| 3.2.2 P-well 区注入与推结 | 第41-42页 |
| 3.2.3 P-top 层的注入与推结 | 第42页 |
| 3.2.4 场氧的形成 | 第42-43页 |
| 3.2.5 P-well 沟道调制 | 第43页 |
| 3.2.6 多晶硅栅的形成 | 第43页 |
| 3.2.7 N 型源漏区的形成 | 第43-44页 |
| 3.2.8 P 型体接触区及 P+区的形成 | 第44-45页 |
| 3.2.9 欧姆接触的形成 | 第45页 |
| 3.2.10 制作金属电极 | 第45-46页 |
| 3.3 本章小结 | 第46-47页 |
| 第四章 FFP SOI D-RESURF LDMOS 基本性能研究 | 第47-62页 |
| 4.1 FFP SOI D-RESURF LDMOS 结构 | 第47-48页 |
| 4.2 FFP SOI D-RESURF LDMOS 工作机理 | 第48-49页 |
| 4.3 FFP SOI D-RESURF LDMOS 的击穿特性 | 第49-53页 |
| 4.3.1 浮空场板长度 LFP对击穿电压的影响 | 第49-50页 |
| 4.3.2 浮空场板到 P-well 区距离 L1对击穿电压的影响 | 第50-51页 |
| 4.3.3 P-top 层结构参数对击穿电压的影响 | 第51-53页 |
| 4.4 FFP D-RESURF LDMOS 的导通特性 | 第53-57页 |
| 4.4.1 浮空场板长度 LFP对导通特性的影响 | 第53-54页 |
| 4.4.2 浮空场板到 P-well 区距离 L1对导通特性的影响 | 第54-55页 |
| 4.4.3 P-top 层结构参数对导通特性的影响 | 第55-57页 |
| 4.5 FFP SOI D-RESURF LDMOS 性能优化 | 第57-60页 |
| 4.5.1 浮空场板结构参数对 FOM 值的影响 | 第57-58页 |
| 4.5.2 P-top 层结构参数对 FOM 值的影响 | 第58-60页 |
| 4.6 本章小结 | 第60-62页 |
| 第五章 FFP SOI D-RESURF LDMOS 工艺设计及优化 | 第62-70页 |
| 5.1 CMOS 兼容工艺方案 | 第62-63页 |
| 5.2 工艺模拟与工艺条件优化 | 第63-69页 |
| 5.2.1 SOI 衬底制备 | 第64页 |
| 5.2.2 P-well 区注入与推结 | 第64-65页 |
| 5.2.3 P-top 层的注入与推结 | 第65页 |
| 5.2.4 场氧的形成 | 第65-66页 |
| 5.2.5 P-well 沟道调制 | 第66页 |
| 5.2.6 多晶硅栅及浮空场板的形成 | 第66页 |
| 5.2.7 N 型源漏区的形成 | 第66-67页 |
| 5.2.8 P 型体接触区的形成 | 第67页 |
| 5.2.9 欧姆接触的形成 | 第67-68页 |
| 5.2.10 制作金属电极 | 第68-69页 |
| 5.3 本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 附录 1 攻读硕士学位期间撰写的论文 | 第75-76页 |
| 附录 2 攻读硕士学位期间申请的专利 | 第76-77页 |
| 致谢 | 第77页 |
