片上网络中路由器的设计
摘要 | 第4-5页 |
Abstract | 第5页 |
第一章 绪论 | 第9-15页 |
1.1 课题背景与意义 | 第9-10页 |
1.2 国内外研究现状 | 第10-12页 |
1.2.1 国外研究现状 | 第10-11页 |
1.2.2 国内研究现状 | 第11-12页 |
1.3 研究内容与设计指标 | 第12-13页 |
1.3.1 研究内容 | 第12页 |
1.3.2 设计指标 | 第12-13页 |
1.4 论文结构 | 第13-15页 |
第二章 片上网络路由器概述 | 第15-23页 |
2.1 片上网络拓扑结构 | 第15-18页 |
2.2 片上网络中常见问题 | 第18-19页 |
2.2.1 死锁 | 第19页 |
2.2.2 活锁 | 第19页 |
2.3 片上网络路由器通用架构 | 第19-21页 |
2.4 本章小结 | 第21-23页 |
第三章 片上网络路由器方案设计 | 第23-39页 |
3.1 数据传输方案设计 | 第23-27页 |
3.1.1 交换机制 | 第23-24页 |
3.1.2 虚通道技术 | 第24-26页 |
3.1.3 流控机制 | 第26-27页 |
3.2 网络接口方案设计 | 第27-30页 |
3.2.1 计算单元传输协议 | 第27-28页 |
3.2.2 路由器传输协议 | 第28-29页 |
3.2.3 网络接口功能 | 第29-30页 |
3.3 路由方案设计 | 第30-34页 |
3.3.1 Lookahead路由技术 | 第30-31页 |
3.3.2 路由算法设计 | 第31-34页 |
3.4 通道分配方案设计 | 第34-38页 |
3.4.1 虚通道分配 | 第34-36页 |
3.4.2 开关分配 | 第36-38页 |
3.5 本章小结 | 第38-39页 |
第四章 片上网络路由器的硬件实现 | 第39-59页 |
4.1 路由器整体设计 | 第39-40页 |
4.2 网络接口模块设计 | 第40-45页 |
4.2.1 网络接口写操作模块设计 | 第41-42页 |
4.2.2 网络接口数据搬移模块设计 | 第42-44页 |
4.2.3 网络接口解包模块设计 | 第44-45页 |
4.3 输入模块的设计 | 第45-51页 |
4.3.1 输入控制模块 | 第46-48页 |
4.3.2 路由计算模块 | 第48-49页 |
4.3.3 缓存模块 | 第49-51页 |
4.4 分配器模块的设计 | 第51-56页 |
4.4.1 矩阵对角线虚通道分配器设计 | 第51-53页 |
4.4.2 矩阵对角线开关分配器设计 | 第53-54页 |
4.4.3 矩阵对角线分配器仲裁机制的公平性研究 | 第54-56页 |
4.5 交叉开关模块的设计 | 第56-57页 |
4.5.1 多路复用交叉开关 | 第56-57页 |
4.5.2 三态门交叉开关 | 第57页 |
4.6 输出模块的设计 | 第57-58页 |
4.7 本章小结 | 第58-59页 |
第五章 仿真及验证 | 第59-81页 |
5.1 功能验证概述 | 第59-60页 |
5.2 模块级功能验证 | 第60-67页 |
5.2.1 网络接口功能验证 | 第60-62页 |
5.2.2 输入模块功能验证 | 第62-65页 |
5.2.3 虚通道分配器功能验证 | 第65-66页 |
5.2.4 开关分配器功能验证 | 第66-67页 |
5.3 整体功能仿真 | 第67-69页 |
5.3.1 单个数据包传输仿真 | 第67-68页 |
5.3.2 多个数据包传输仿真 | 第68-69页 |
5.4 DC综合 | 第69-70页 |
5.5 FPGA验证 | 第70-75页 |
5.5.1 FPGA测试结果 | 第70-71页 |
5.5.2 FPGA板级验证 | 第71-75页 |
5.6 性能分析 | 第75-79页 |
5.6.1 吞吐率 | 第76-77页 |
5.6.2 数据包延时 | 第77-78页 |
5.6.3 分配器匹配率 | 第78-79页 |
5.7 本章小结 | 第79-81页 |
第六章 总结与展望 | 第81-83页 |
6.1 总结 | 第81页 |
6.2 展望 | 第81-83页 |
参考文献 | 第83-87页 |
致谢 | 第87-89页 |
攻读硕士学位期间的成果 | 第89页 |