集成电路低功耗设计可逆逻辑综合及性能分析
| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第1章 绪论 | 第12-25页 |
| ·集成电路技术的发展和研究目标 | 第12-15页 |
| ·集成电路发展带来的挑战 | 第12-13页 |
| ·研究意义和研究目标 | 第13-15页 |
| ·国内外的研究现状 | 第15-22页 |
| ·低功耗电路结构 | 第15-19页 |
| ·低功耗性能分析 | 第19-22页 |
| ·论文的工作与组织 | 第22-25页 |
| 第2章 集成电路低功耗设计概述 | 第25-37页 |
| ·集成电路功耗的组成 | 第25-29页 |
| ·集成电路低功耗设计方法 | 第29-36页 |
| ·集成电路的功耗分析 | 第29-31页 |
| ·低功耗设计方法 | 第31-35页 |
| ·不同层次的低功耗设计技术 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第3章 可逆电路的符号综合方法 | 第37-55页 |
| ·引言 | 第37-40页 |
| ·数学模型 | 第40-44页 |
| ·综合方法 | 第44-50页 |
| ·符号代数方法 | 第45-48页 |
| ·缩减时延 | 第48-49页 |
| ·成本函数 | 第49-50页 |
| ·减少垃圾线 | 第50页 |
| ·算法描述 | 第50-51页 |
| ·实验结果 | 第51-53页 |
| ·本章小结 | 第53-55页 |
| 第4章 考虑串扰的可逆电路综合 | 第55-69页 |
| ·引言 | 第55-56页 |
| ·串扰时延模型 | 第56-59页 |
| ·串扰计算 | 第56-58页 |
| ·串扰时延模型 | 第58-59页 |
| ·交换线间排列(permuting wires) | 第59-60页 |
| ·成本函数CF的确定 | 第60页 |
| ·综合算法 | 第60-62页 |
| ·实验结果 | 第62-68页 |
| ·本章小结 | 第68-69页 |
| 第5章 工艺参数变动下可逆电路的时延和漏功耗分析 | 第69-85页 |
| ·引言 | 第69-72页 |
| ·工艺参数变动下的时延分析 | 第72-78页 |
| ·工艺参数变动下的漏功耗分析 | 第78-81页 |
| ·实验结果 | 第81-83页 |
| ·本章小结 | 第83-85页 |
| 第6章 工艺参数变动下可逆电路的层次化性能分析 | 第85-100页 |
| ·引言 | 第85-86页 |
| ·层次模型 | 第86-87页 |
| ·物理级和逻辑级的详细分析 | 第87-88页 |
| ·层次化性能分析 | 第88-91页 |
| ·层次化方差分析 | 第88-89页 |
| ·CH(相关系数-海森矩阵)参数约简方法 | 第89-91页 |
| ·探索时空参数下的高次模型拟合 | 第91-96页 |
| ·实验结果 | 第96-98页 |
| ·本章小结 | 第98-100页 |
| 结论 | 第100-102页 |
| 参考文献 | 第102-117页 |
| 攻读博士学位期间发表的论文和取得的科研成果 | 第117-119页 |
| 致谢 | 第119页 |
