| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·研究背景和意义 | 第9页 |
| ·国内外研究现状 | 第9-11页 |
| ·本文主要研究内容 | 第11-13页 |
| 2 整数DCT 变换快速算法 | 第13-27页 |
| ·引言 | 第13-14页 |
| ·DCT 快速算法简介 | 第14-15页 |
| ·一维离散余弦变换（1-D DCT）的快速算法 | 第14-15页 |
| ·二维离散余弦变换（2-D DCT）快速算法 | 第15页 |
| ·整数DCT 算法介绍 | 第15-26页 |
| ·基于提升结构的整数DCT 及其快速算法 | 第16-21页 |
| ·基于类DCT 矩阵的整数DCT 及其快速算法 | 第21-26页 |
| ·小结 | 第26-27页 |
| 3 IP 核设计介绍 | 第27-38页 |
| ·整数DCT 变换IP 核设计背景 | 第27页 |
| ·知识产权（IP）核的基本概念和特征 | 第27-29页 |
| ·知识产权（IP）核的大致开发流程和软硬件环境 | 第29-34页 |
| ·规格定义 | 第30页 |
| ·行为级描述 | 第30页 |
| ·行为级优化与RTL 级描述的转化 | 第30-31页 |
| ·选定工艺库，确定约束条件，完成逻辑综合与逻辑优化 | 第31页 |
| ·门级仿真 | 第31-32页 |
| ·测试生成 | 第32页 |
| ·布局布线 | 第32页 |
| ·参数提取 | 第32页 |
| ·后仿真 | 第32-33页 |
| ·FPGA 验证，制版，流片 | 第33页 |
| ·IP 核的产品化 | 第33页 |
| ·知识产权（IP）核开发常用的软硬件环境 | 第33-34页 |
| ·整数DCT 变换IP 软核的设计 | 第34-38页 |
| ·开发一个原型芯片 | 第36页 |
| ·提供Verilog 和VHDL 的核和测试平台 | 第36页 |
| ·创建/更新用户文档 | 第36页 |
| ·RTL 编码指南 | 第36-38页 |
| 4 整数DCT 变换IP 软核设计 | 第38-55页 |
| ·整数DCT 变换的硬件实现算法设计 | 第38-39页 |
| ·数据预处理 | 第39-43页 |
| ·体系结构 | 第43-48页 |
| ·Top-Down 设计和功能仿真 | 第48-55页 |
| ·Data_Pre 模块的设计 | 第49-50页 |
| ·整数DCT（ICT）模块的设计 | 第50-55页 |
| 5 整数DCT 变换IP 软核FPGA 验证 | 第55-73页 |
| ·FPGA 技术概述 | 第55-58页 |
| ·FPGA 验证意义 | 第56-57页 |
| ·FPGA 中逻辑实现原理 | 第57-58页 |
| ·Xilinx 公司 FPGA 系列概述 | 第58-65页 |
| ·VirtexII 功能概述 | 第59页 |
| ·结构概述 | 第59-65页 |
| ·FPGA 验证所需EDA 开发环境概述 | 第65-67页 |
| ·整数DCT 变换IP 核的FPGA 验证 | 第67-73页 |
| 6 全文总结与研究工作展望 | 第73-75页 |
| ·工作总结 | 第73-74页 |
| ·研究了整数DCT 快速算法，提出了其硬件实现结构 | 第73页 |
| ·完成了1-D 整数DCT 变换IP 软核实现 | 第73页 |
| ·完成了1-D 整数DCT 变换IP 软核的FPGA 验证 | 第73-74页 |
| ·进一步的工作 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
