深亚微米集成电路的互连建模与时序优化
| 摘 要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 符号说明 | 第9-14页 |
| 第一章 绪论 | 第14-19页 |
| ·互连—深亚微米集成电路设计的瓶颈 | 第14-17页 |
| ·论文结构 | 第17-18页 |
| ·参考文献 | 第18-19页 |
| 第二章 芯片设计流程 | 第19-32页 |
| ·传统的VLSI 设计流程 | 第19-22页 |
| ·以互连为核心的设计流程 | 第22-30页 |
| ·小结 | 第30页 |
| ·参考文献 | 第30-32页 |
| 第三章 互连的寄生参数 | 第32-57页 |
| ·互连寄生参数的几何模型 | 第33-46页 |
| ·工艺缩小后互连寄生参数的变化 | 第46-50页 |
| ·提取互连寄生参数 | 第50-54页 |
| ·小结 | 第54-55页 |
| ·参考文献 | 第55-57页 |
| 第四章 互连线的建模 | 第57-105页 |
| ·互连线的分类 | 第57-59页 |
| ·计算延迟的理论背景 | 第59-65页 |
| ·局部互连 | 第65-75页 |
| ·半全局互连 | 第75-83页 |
| ·全局互连 | 第83-101页 |
| ·小结 | 第101-102页 |
| ·参考文献 | 第102-105页 |
| 第五章 与互连相关的时序问题 | 第105-116页 |
| ·实现纳米级芯片设计的时序收敛 | 第105-107页 |
| ·信号完整性 | 第107-115页 |
| ·小结 | 第115页 |
| ·参考文献 | 第115-116页 |
| 第六章 互连优化 | 第116-140页 |
| ·缓冲器插入 | 第116-133页 |
| ·长互连线的均匀分段技术 | 第133-138页 |
| ·小结 | 第138-139页 |
| ·参考文献 | 第139-140页 |
| 第七章 本文的主要结论 | 第140-143页 |
| 致谢 | 第143-144页 |
| 攻读博士学位期间发表过的论文列表 | 第144-147页 |
