| 摘要 | 第1-7页 |
| Abstract | 第7-9页 |
| 第一章 绪论 | 第9-12页 |
| ·论文的技术背景 | 第9页 |
| ·论文选题及研究意义 | 第9-10页 |
| ·本文内容及结构安排 | 第10-12页 |
| 第二章 SoC测试理论及可测性设计方法 | 第12-20页 |
| ·芯片测试及其故障模型 | 第12-14页 |
| ·结构测试与功能测试 | 第12-13页 |
| ·缺陷、错误和故障 | 第13页 |
| ·故障模型的分类 | 第13页 |
| ·ATPG技术 | 第13-14页 |
| ·可测性设计方法 | 第14-16页 |
| ·内部扫描结构 | 第14-16页 |
| ·内建自测试 | 第16页 |
| ·边界扫描结构 | 第16页 |
| ·基于IP核复用的SoC测试 | 第16-19页 |
| ·SoC测试与传统的ASIC测试的不同之处 | 第16-18页 |
| ·基于IP核测试复用的SoC测试结构的通用架构 | 第18-19页 |
| ·SoC测试结构的优化 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第三章 SoC测试结构中关键技术研究及实现 | 第20-38页 |
| ·IP核测试壳的设计与实现 | 第20-26页 |
| ·IP核测试壳的基本结构 | 第20-22页 |
| ·测试壳边界单元工作原理 | 第22页 |
| ·测试壳指令 | 第22-23页 |
| ·测试壳实例设计 | 第23-26页 |
| ·测试访问机制的提出及设计 | 第26-29页 |
| ·常见的测试访问机制 | 第26-28页 |
| ·一种新的基于D_BUS总线的测试访问机制的提出 | 第28-29页 |
| ·SoC测试控制机制的结构设计与实现 | 第29-34页 |
| ·芯片级测试控制器 | 第29-30页 |
| ·核级控制器 | 第30-31页 |
| ·TCM信号发生器 | 第31-34页 |
| ·基于D_BUS-TAM的SoC测试结构 | 第34-36页 |
| ·基于D_BUS-TAM的SoC测试流程 | 第34-35页 |
| ·基于D_BUS-TAM的SoC测试结构的特点 | 第35-36页 |
| ·本章小结 | 第36-38页 |
| 第四章 特定约束下SoC测试结构的优化 | 第38-54页 |
| ·固定TAM宽度的IP核测试壳优化 | 第38-45页 |
| ·IP核测试壳基本优化方案 | 第38-39页 |
| ·测试壳输入输出扫描链的优化 | 第39-45页 |
| ·测试壳优化的硬件开销 | 第45页 |
| ·固定测试总线宽度的测试访问机制与测试壳的联合优化 | 第45-53页 |
| ·SoC测试调度问题描述 | 第45-46页 |
| ·NP问题描述 | 第46-47页 |
| ·基于遗传算法的SoC测试调度问题求解 | 第47-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 基于ITS9000MX测试系统的SoC测试结构工程实验 | 第54-64页 |
| ·ITS9000MX测试系统简介 | 第54-55页 |
| ·SoC验证平台基本架构 | 第55-57页 |
| ·SoC实验电路的构建与测试流程 | 第57-60页 |
| ·故障模拟、检测与定位 | 第60-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 总结与展望 | 第64-66页 |
| ·本文工作总结 | 第64页 |
| ·未来工作展望 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 附录1 遗传算法中的生物学术语 | 第69-70页 |
| 附录2 遗传算法求解TAM与测试壳联合优化问题的部分源程序及运行结果 | 第70-72页 |
| 附录3 SoC实验电路结构原理图 | 第72-73页 |
| 附录4 插入测试壳的updown_count的原理图 | 第73-74页 |
| 附录5 故障模拟与定位分析实验中电路可能存在的故障 | 第74-77页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第77-78页 |
| 致谢 | 第78页 |
