基于SoC芯片的RAM内建自测试设计
| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 第1章 前言 | 第12-17页 |
| 1.1 选题背景和意义 | 第12-13页 |
| 1.2 可测性设计的国内外研究进展 | 第13-15页 |
| 1.2.1 可测试性设计的发展历程 | 第13-15页 |
| 1.2.2 可测试性设计发展面临的挑战 | 第15页 |
| 1.3 论文完成的工作及章节安排 | 第15-17页 |
| 第2章 芯片存储器概念及测试的介绍 | 第17-26页 |
| 2.1 芯片测试概述 | 第17-19页 |
| 2.2 存储器简介和故障类型分类 | 第19-22页 |
| 2.2.1 存储器简介 | 第19-20页 |
| 2.2.2 存储器的故障类型分类 | 第20-22页 |
| 2.3 存储器测试的必要性 | 第22页 |
| 2.4 存储器的测试方法 | 第22-25页 |
| 2.4.1 片上微处理器测试 | 第22-23页 |
| 2.4.2 直接访问测试方法 | 第23-24页 |
| 2.4.3 存储器内建自测试 | 第24页 |
| 2.4.4 扫描寄存器测试 | 第24页 |
| 2.4.5 存储器测试方法的比较 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 BIST测试技术和算法的分析 | 第26-42页 |
| 3.1 BIST的基本结构 | 第26-31页 |
| 3.2 存储器测试确定性算法 | 第31-35页 |
| 3.3 March算法的研究 | 第35-41页 |
| 3.3.1 March算法的概述 | 第35-38页 |
| 3.3.2 主要March算法的有效性描述 | 第38-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 RAM存储器的BIST设计 | 第42-65页 |
| 4.1 BIST设计软件的选用与介绍 | 第42-45页 |
| 4.2 BIST电路设计思想 | 第45-47页 |
| 4.3 BIST测试模块的设计 | 第47-64页 |
| 4.3.1 顶层调用模块 | 第48-52页 |
| 4.3.2 BIST测试MarchC+算法模块 | 第52-62页 |
| 4.3.3 Testbench模块 | 第62-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第5章 BIST测试及故障仿真结果 | 第65-69页 |
| 5.1 BIST测试的仿真 | 第65页 |
| 5.2 BIST测试的仿真结果 | 第65-66页 |
| 5.3 BIST测试故障仿真结果 | 第66-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第6章 总结 | 第69-71页 |
| 6.1 论文的不足之处 | 第70页 |
| 6.2 下一步的发展方向 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 攻读学位期间发表的学术论文及参加科研情况 | 第75-76页 |
